mt8910-1
初步的 信息
9-4
图示 2 - 管脚 连接
管脚 描述
管脚 #
名字 描述
插件 PLCC
11 L
输出-
线条 输出 minus.
一个 的 一个 一双 的 差别的 相似物 输出 为 这 80 kbaud/s 2b1q
信号, 片面的 在 v
偏差
.
23 L
out+
线条 输出 加.
一个 的 一个 一双 的 差别的 相似物 输出 为 这 80 kbaud/s 2b1q 信号,
片面的 在 v
偏差
.
35 AV
SS
相似物 地面.
系 至 v
SS
.
46TSTin
i/o 结构 测试 输入.
当 tsten 是 高, tstin 是 使用 作 一个 源 至 所有 输出
驱动器. 谈及 至 “i/o 结构 测试" 在 函数的 描述 为 更多 详细信息. 系 至 v
SS
为 正常的 运作.
5 8 CDSTi
控制/数据 st-总线 输入.
一个 2048 kbit/s 串行 pcm/数据 输入 为 这 d- 和
c-途径 在 双 模式. unused 在 单独的 模式 和 应当 是 连接 至 v
SS
.
612 DSTi
数据 st-总线 输入.
一个 2048 kbit/s 串行 pcm/数据 输入 为 这 d-, c-, b1- 和 b2-
途径 在 单独的 模式. 在 双 模式, 仅有的 这 b-途径 是 输入.
713 V
SS
地面.
814DSTo
数据 st-总线 输出.
一个 2048 kbit/s 串行 pcm/数据 输出 为 这 d-, c-, b1- 和 b2-
途径 在 单独的 模式. 在 双 模式, 仅有的 这 b-途径 是 输出. 这个 输出 是
放置 在 高 阻抗 在 这 unused 频道 时间.
9 15 CDSTo
控制/数据 st-总线 输出.
一个 2048 kbit/s 串行 pcm/数据 输出 为 这 d- 和
c- 途径 在 双 模式. 它 是 放置 在 高 阻抗 在 单独的 模式, 和 在 这
unused 频道 时间 在 双 模式.
10 16 F0od
delayed 框架 脉冲波 输出.
一个 244 ns 宽 负的 going 脉冲波 表明 这 终止 的
这 起作用的 st-总线 频道 时间 的 这 设备 至 准许 为 daisy-chaining 的 其它 st-总线
设备. 起作用的 之后 频道 0 在 双 端口 模式 和 频道 3 在 单独的 端口 模式.
11 18 TS至ut
i/o 结构 测试 输出.
当 tsten 是 高, 这 tstout 提供 这 输出 的 一个
xor chain 这个 是 sourced 从 所有 数字的 输入. 谈及 至 “i/o 结构 测试" 在
函数的 描述 为 更多 详细信息. leave unconnected 为 正常的 运作.
12 19 MS0
模式 选择 0.
cmos 输入. 谈及 至 表格 1.
13 20 MS1
模式 选择 1.
cmos 输入. 谈及 至 表格 1.
44 管脚 plcc
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
28
27
26
25
24
23
22
21
lout-
Lout+
AVSS
TSTin
CDSTi
DSTi
VSS
DSTo
CDSTo
F0od
TSTout
MS0
MS1
nt/lt
Lin+
lin-
VRef
VBias
AVDD
IC
VDD
MRST
OSC1
OSC2
F0b
C4b
SFb
TSTen
28 管脚 cerdip
TSTin
AVSS
Lout+
NC
NC
Lin+
lin-
VRef
VBias
NC
TSTout
MS0
MS1
nt/lt
TSTen
NC
C4b
NC
F0b
NC
SFb
lout-
1
65432 44434241
40
7
8
9
10
11
12
13
14
15
16
39
38
37
36
35
34
33
32
31
30
2318 19 20 21 22 24 25 26 27 28
17
29
NC
AVDD
NC
NC
NC
IC
VDD
MRST
OSC1
OSC2
NC
NC
CDSTi
NC
NC
NC
DSTi
VSS
DSTo
CDSTo
F0od
NC