MT8924
初步的 信息
8-4
图示 2 - 管脚 连接
管脚 描述
管脚 # 名字 描述
1TD
声调 持续时间 (输入).
当 td 是 高, 一个 pcm-coded 声调 是 sent 输出 至 所有 途径 的
这 使能 conferences instead 的 pcm 数据. td 是 latched 用 框架 脉冲波 f0i 所以 那 所有
途径 有 这 一样 声调 在 这 一样 框架 号码. 当 td 是 低, 正常的
运作 是 使能.
2TF
声调 频率 (输入).
这个 输入 是 连接 至 一个 外部 squarewave 发生器. tf
是 strobed 用 框架 脉冲波 f0i 所以 那 所有 途径 有 这 一样 声调 频率 在 这
一样 号码 的 frames. 这 pcm-coded 声调 水平的 corresponds 至 1/10th 的 这 全部 规模
值, 和 是 使活动 当 td 是 高.
3 重置
主控 重置 (输入).
这个 输入 是 使用 为 系统 重置 之后 电源 向上, 或者 当 这
companding law format 有 被 changed. 这 重置 管脚 是 strobed 用 这 rising 边缘 的
时钟 cki. 完全 电路 initialization takes 二 框架 时期. resetting 这 设备
使不能运转 这 输出 驱动器 的 这 微处理器 接口 和 dsto.
4 OS
overflow signalling (输出).
当 os 是 低, 一个 conference 是 在 这 overflow 情况.
这个 信号 是 delayed 用 half 的 一个 timeslot 相关的 至 这 beginning 的 这 输出 频道 的
这 conference 在 overflow (看 图示 9).
5 DST
o
st-总线 串行 输出.
这个 管脚 是 这 输出 为 这 pcm 信号. 它 是 使能 在之上
频道 选择, 否则 它 是 放置 在 一个 高 阻抗 状态. 最大 位 比率 是
2.048 mb/s.
6-13 d7 至 d0
数据 总线 i/o 端口.
这些 是 双向的 数据 管脚 在 这个 数据 和 说明 是
transferred 至 和 从 这 微处理器 (在哪里 d0 是 这 least significant 位). 这 总线 是
在 一个 高 阻抗 状态 当 重置 是 低 和/或者 cs 是 高.
14 V
DD
积极的 供应 电压.
nominally 5 伏特.
15 c/d
控制/数据 选择 (输入).
这 信号 在 这个 输入 defines whether 这 信息 在 这
数据 总线 应当 是 interpreted 作 opcode 或者 数据. 在 一个 写 运作 一个 低 信号
defines 这 总线 内容 作 数据, 当 一个 高 信号 defines 它 作 opcode. 在 一个 读
运作 这个 输入 differentiates overflow 状态 在 这 first 第八 途径 为 c/d
正在 低, 和 这 last 二 途径 为 c/d 正在 高 (看 操作指南 4). 这个 输入 也
准许 状态 monitoring (看 操作指南 6) 在 一个 读 运作.
16 CS
碎片 选择 (输入).
这个 起作用的 低 输入 选择 这 设备 为 微处理器 读/写
行动. 当 cs 是 低, 数据 和 说明 能 是 transferred 至 或者 从 这
微处理器, 和 当 cs 是 高, 这 数据 总线 是 在 一个 高 阻抗 状态.
17 RD
读 (输入).
这个 起作用的 低 输入 是 为 这 读 信号 在 这 微处理器 接口.
这 数据 总线 是 updated 在 这 下落 边缘 的 rd.
18 WR
写 输入.
这个 起作用的 低 输入 是 为 这 写 信号 在 这 微处理器 接口. 这
数据 总线 是 strobed 在 这 rising 边缘 的 wr.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
24
23
22
21
20
19
18
17
TD
TF
重置
OS
D7
D6
D4
D3
D2
D1
VSS
一个/
µ
DSTi
Cko
Cki
F0i
WR
RD
CS
c/
D
VDD
D0
DSTo
D5
: 点此下载
