MT8985
2-46
图示 2 - 管脚 连接
管脚 描述
管脚 #
名字 描述
40
插件
44
PLCC
44
QFP
1240DTA
数据 acknowledgement
(打开 流 输出). 这个 起作用的 低 输出 indicates 那
一个 数据 总线 转移 是 完全. 一个 拉-向上 电阻 是 必需的 在 这个 输出.
2-9 3-5
7-11
41-43
1-5
sti0-
STi7
st-总线 输入 0 至 7 (输入).
串行 数据 输入 streams. 这些 streams 有 32
途径 在 数据 比率 的 2.048 mbit/s.
10 12 6 V
DD
+5 volt 电源 供应 栏杆.
11 13 7 F0i
框架 脉冲波 (输入):
这个 输入 accepts 和 automatically identifies 框架
同步 信号 formatted 符合 至 不同的 backplane specifications
此类 作 st-总线 和 gci.
12 14 8 C4i
时钟 (输入).
4.096 mhz 串行 时钟 为 shifting 数据 在 和 输出 的 这 数据 streams.
13-18 15-17
19-21
9-11
13-15
a0-a5
地址 0 至 5 (输入).
这些 线条 提供 这 地址 至 mt8985 内部的
寄存器.
19 22 16 DS
数据 strobe (输入).
这个 是 这 输入 为 这 起作用的 高 数据 strobe 在 这
微处理器 接口. 这个 输入 运作 和 cs 至 使能 这 内部的 读 和
写 一代.
20 23 17 r/w
读/写 (输入).
这个 输入 控制 这 方向 的 这 数据 总线 线条 (d0-d7)
在 一个 微处理器 进入.
DTA
STi0
STi1
STi2
STi3
STi4
STi5
STi6
STi7
VDD
F0i
C4i
A0
A1
A2
A3
A4
A5
DS
CSTo
ODE
STo0
STo1
STo2
STo3
STo4
STo5
STo6
STo7
VSS
D0
D1
D2
D3
D4
D5
D6
D7
CS
16 5 4 3 2 4443424140
7
8
9
10
11
12
13
14
15
16
39
38
37
36
35
34
33
32
31
30
231819 20 21 22 24 25 26 27 28
17
29
STi3
STi4
STi5
STi6
STi7
VDD
F0i
C4i
A0
A1
A2
STo3
STo4
STo5
STo6
STo7
VSS
D0
D1
D2
D3
D4
NC
STi1
DTA
ODE
STo1
NC
STi2
STi0
CSTo
STo0
STo2
NC
A4
DS
CS
D6
NC
A3
A5
r/
W
D7
40 管脚 塑料 插件
44 管脚 plcc
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
1
r/
W
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
D5
39
44
43
42
41
40
38
37
36
35
34
1
2
3
4
5
6
7
8
9
10
33
32
31
30
29
28
27
26
25
24
17
12
13
14
15
16
18
19
20
21
22
11
23
44 管脚 qfp
STi3
STi4
STi5
STi6
STi7
VDD
F0i
C4i
A0
A1
A2
NC
A4
DS
CS
D6
NC
A3
A5
r/
W
D7
D5
STo3
STo4
STo5
STo6
STo7
VSS
D0
D1
D2
D3
D4
NC
STi1
DTA
ODE
STo1
NC
STi2
STi0
CSTo
STo0
STo2