首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1033187
 
资料名称:MT8986AP
 
文件大小: 448K
   
说明
 
介绍:
CMOS ST-BUS⑩ FAMILY Multiple Rate Digital Switch
 
 


: 点此下载
  浏览型号MT8986AP的Datasheet PDF文件第5页
5
浏览型号MT8986AP的Datasheet PDF文件第6页
6
浏览型号MT8986AP的Datasheet PDF文件第7页
7
浏览型号MT8986AP的Datasheet PDF文件第8页
8

9
浏览型号MT8986AP的Datasheet PDF文件第10页
10
浏览型号MT8986AP的Datasheet PDF文件第11页
11
浏览型号MT8986AP的Datasheet PDF文件第12页
12
浏览型号MT8986AP的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MT8986
2-71
寄存器 (fio). 如果 这个 函数 是 不 必需的 在 这
用户's 产品, 这 fio 寄存器 应当 是 设置 向上
在 系统 initialization 至 一个 状态 在哪里 补偿
功能 是 无能.
延迟 通过 这 mt8986
这 切换 的 信息 从 这 输入 串行
streams 至 这 输出串行 streams 结果 在 一个
延迟. 取决于 在 这 类型 的 信息 至 是
切换, 这 mt8986 设备 能 是 编写程序 至
执行 时间-slot interchange 功能 和 不同的
throughput 延迟 能力 在 一个 每-频道 基准.
为 voice 产品, 能变的 throughput 延迟 能
是 选择 ensuring 最小 延迟 在 输入
和 输出 数据. 在 wideband 数据 产品,
常量 throughput 延迟 能 是 选择
维持 这 框架 integrity 的 这 信息
通过 这 转变.
这 延迟 通过 这 mt8986 设备 varies
符合 至 这 类型 的 throughput 延迟 选择 在
这 v
/c 位 的 这 连接 记忆 高.
能变的 throughput 延迟 模式 (v
/c 位 = 0)
完全同样的 i/o 数据 比率
这 延迟 在 这个 模式 是 依赖 在 这
结合体 的 源 和 destination 途径 和
它 是 独立 的 这 输入 和 输出 streams.
这 最小 延迟 achievable 在 这 mt8986
取决于 在 这 数据 比率 选择 为 这 串行
streams. 为 instance, 为 2.048 mb/s 这 最小
延迟 达到 corresponds 至 三 时间-slots. 为
4.096 mb/s 它 corresponds 至 five 时间-slots 当 为
8.192 mb/s 它 是 nine 时间-slots. 切换
配置 和 输入 和 输出 途径 那
提供 更多 比 它的 相应的 最小
throughput 延迟, 将 有 一个 throughput 延迟 equal
至 这 区别 在 这 输出 和 输入
途径; i.e., 这 throughput 延迟 将 是 较少 比
一个 框架 时期. 表格 3a 显示 这 mt8986
throughput 延迟 为 各自 数据 比率 运作.
不同的 i/o 数据 比率
除了 为 2 mb/s 至 4 mb/s 和 2 mb/s 至 8 mb/s
比率 转换 行动, 这 throughput 延迟 在
这 mt8986 将 相异 符合 至 这 输出 stream
使用 为 切换.
表格 3b explains 这 worst 情况 情况 为 这
throughput 延迟 当 不同的 i/o 数据 比率
切换 配置 是 使用.
常量 throughput 延迟 模式 (v
/c 位 = 1)
在 这个 模式 框架 sequence integrity 是 maintained
在 两个都 完全同样的 和 不同的 i/o 数据 比率
表格 3a. 能变的 throughput 延迟 值 为 完全同样的 i/o 比率 产品
n= 输入 频道, t.s. = 时间-slot
表格 3b. 最小值/最大值 throughput 延迟 值 为 不同的 i/o 比率 产品
注释:
dmin 和 dmax 是 量过的 在 时间-slots 和 在 这 要点 在 时间 当 这 输出 频道 是 完全地 shifted 输出.
t.s. = 时间-slot
fr. = 125 µs 框架
2 mb/s t.s. = 3.9 µs
4 mb/s t.s. = 1.95 µs
8 mb/s t.s. = 0.975 µs
输入 比率
输出 频道 (# m)
m < n m=n, n+1, n+2 m= n+3, n+4 m=n+5, .. n+8 m > n+8
2.048 mb/s 32-(n-m) t.s. m-n + 32 t.s. m-n t.s. m-n t.s. m-n t.s.
4.096 mb/s 64-(n-m) t.s. m-n + 64 t.s. m-n+64 t.s. m-n t.s. m-n t.s.
8.192 mb/s 128-(n-m) t.s. m-n + 128 t.s. m-n+128 t.s. m-n+128 t.s. m-n t.s.
i/o 数据 比率
配置
输出 stream 使用
0, 1 2, 3 4, 5 6, 7
2 mb/s 至 4 mb/s
dmin=5x 4mb/s t.s.
dmax=1 fr.+(4x 4mb/s t.s.)
2 mb/s 至 8 mb/s
dmin=9x 8mb/s t.s.
dmax=1 fr.+(8x 8mb/s t.s.)
4 mb/s 至 2 mb/s
dmin=3x 2mb/s t.s.
dmax=1 fr.+(2x 2mb/s t.s.)
dmin=(2x 2mb/s t.s.)+(1x 4mb/s t.s.)
dmax=1 fr.+(1x 2mb/s t.s.)+(1x 4mb/s t.s.)
8 mb/s 至 2 mb/s
dmin=3x 2mb/s t.s.
dmax=1 fr.+(2x 2mb/s
t.s.)
dmin=(2x 2mb/s t.s.)+
(3x 8mb/s t.s.)
dmax=1 fr.+(1x 2mb/s
t.s.)+(3x 8mb/s t.s.)
dmin=(2x 2mb/s t.s.)+
(2x 8mb/s t.s.)
dmax=1 fr.+(1x 2mb/s
t.s.)+(2x 8mb/s t.s.)
dmin=(2x 2mb/s t.s.)+
(1x 8mb/s t.s.)
dmax=1 fr.+(1x 2mb/s
t.s.)+(1x 8mb/s t.s.)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com