这 µp, 在 那 数据 能 是 accessed independently 的
这 时钟. 这 输出 latches 是 正常情况下 updated 在
这 rising 边缘 的
BUSY
. 但是 如果
CS
和
RD
是 低
当
BUSY
变得 高, 这 数据 latches 是 不 updat-
ed 直到 一个 的 这些 输入 returns 高. additionally,
这 mx7576 stops converting 和
BUSY
stays 高 直到
RD
或者
CS
变得 高. 这个 模式 的 运作 准许 一个
简单的 接口 至 这 µp.
处理器 接口 为 信号 acquisition (mx7575)
在 许多 产品, 它 是 需要 至 样本 这
输入 信号 在 exactly equal 间隔 至 降低 errors
预定的 至 抽样 uncertainty 或者 jitter. 在 顺序 至 达到
这个 目标 和 这 先前 discussed 接口,
这 用户 必须 相一致 软件 延迟 或者 计数 这 num-
ber 的 消逝 时钟 循环. 这个 变为 difficult 在
中断-驱动 系统 在哪里 这 uncertainty 在 inter-
rupt servicing 延迟 是 另一 complicating 因素.
这 解决方案 是 至 使用 一个 real-时间 时钟 至 控制 这
开始 的 一个 转换. 这个 应当 是 同步的 和
这 clk 输入 至 这 模数转换器 (两个都 应当 是 获得 从
这 一样 源), 因为 这 抽样 instants 出现
三 时钟 循环 之后
CS
和
RD
go 低. 因此,
这 抽样 instants 出现 在 exactly equal 间隔 如果
这 conversions 是 started 在 equal 间隔. 在 这个
scheme, 这 输出 数据 是 喂养 在 一个 先进先出 获得, 这个
准许 这 µp 至 进入 数据 在 它的 自己的 比率. 这个 guar-
antees 那 数据 是 不 读 从 这 模数转换器 在 这 middle
的 一个 转换. 如果 数据 是 读 从 这 模数转换器 在 一个
转换, 这 转换 在 progress 将 是 dis-
turbed, 但是 这 accessed 数据 那 belonged 至 这 前-
vious 转换 将 是 准确无误的.
这 追踪/支撑 开始 支持 这 输入 在 这 第三
下落 边缘 的 这 时钟 之后
CS
和
RD
go 低. 如果
CS
和
RD
go 低 在里面 20ns 的 一个 下落 时钟 边缘, 这
模数转换器 将 或者 将 不 考虑 这个 下落 边缘 作 这
第一 的 这 三 edges 那 决定 这 抽样
instant. 因此, 这
CS
和
RD
应当 不 是
允许 至 go 低 在里面 这个 时期 当 抽样
精度 是 必需的.
mx7575/mx7576
cmos, µp-兼容, 5µs/10µs, 8-位 adcs
_______________________________________________________________________________________ 7
图示 7. mx7575/mx7576 至 z-80 只读存储器 接口
ADDRESS
DECODE
地址 总线
+5V
数据 总线
z-80
MREQ
RD
RD
CS
EN
tp/模式
D7
D0
DB7
DB0
MX7575*
MX7576
* 一些 电路系统 omitted 为 clarity
图示 8. mx7575/mx7576 至 tms32010 只读存储器 接口
ADDRESS
DECODE
地址 总线
+5V
数据 总线
PA2
PA0
MEN
DEN
RD
CS
EN
tp/模式
D7
D0
DB7
DB0
MX7575*
MX7576
TMS32010
* 一些 电路系统 omitted 为 clarity
图示 9. mx7576 异步的 转换 模式 定时
图解
CS
RD
BUSY
数据
高-
IMPEDANCE
总线
高-
IMPEDANCE
总线
VALID
数据
t
1
t
5
t
4
t
3
t
7
高-阻抗 总线
VALID
数据
UPDATE
获得
DEFER
UPDATING
ADDRESS
ENCODE
地址 总线
数据 总线
ADDRESS
获得
8085A
A0–A15
RD RD
CS
模式
D0–D7
ALE
AD0–AD7
MX7576*
* 一些 电路系统 omitted 为 clarity
图示 10. mx7576 至 8085a 异步的 转换 模式
接口
: 点此下载
