®
8
PCM1723
图示 7. 音频的 数据 输入 定时.
pcm1723’s 内部的 pll 能 是 编写程序 为 nine
不同的 抽样 发生率 (lrcin), 作 显示 在 表格
i. 这 内部的 抽样 clocks 发生 用 这 各种各样的
编写程序 发生率 是 显示 在 表格 ii. 这 系统
时钟 输出 频率 为 pcm1723 是 100% 精确.
特定的 功能
pcm1723 包含 一些 特定的 功能, 包含 digi-
tal attenuation, 数字的 de-emphasis, 软 沉默的, 数据 format
选择 和 输入 文字 决议. 这些 功能 是
控制 使用 一个 三-线 接口. md (管脚 8) 是 使用
为 这 程序 数据, mc (管脚 7) 是 使用 至 时钟 在 这
程序 数据, 和 ml (管脚 6) 是 使用 至 获得 在 这 程序
数据. 表格 iii lists 这 可选择的 特定的 功能.
函数 default 模式
输入 音频的 数据 format 选择
正常的 format 正常的 format
I
2
s format
输入 音频的 数据 位 选择
16/20/24 位 16 位
输入 lrcin 极性 选择
lch/rch = 高/低 lch/rch = 高/低
lch/rch = 低/高
de-emphasis 控制 止
软 沉默的 控制 止
attenuation 控制 0dB
lch, rch individually lch, rch individually fixed
lch, rch 一般
极大的 零 发现 电路 控制 止
运作 使能 (ope) 使能
样本 比率 选择
内部的 系统 时钟 选择
256f
S
384f
S
384f
S
翻倍 抽样 比率 选择
标准 抽样 rate—44.1/48/32khz 标准 抽样 比率
翻倍 抽样 rate—88.2/96/32khz
half 抽样 rate—22.05/24/16khz
抽样 频率
44.1khz 组 44.1khz
48khz 组
32khz 组
相似物 输出 模式
l, r, mono, 沉默的 立体的
表格 iii. 可选择的 功能.
抽样 发生率-lrcin (khz)
half 的 标准 抽样 freq
16 22.05 24
标准 抽样 freq
32 44.1 48
翻倍 的 标准 抽样 freq
64 88.2 96
表格 i. 抽样 发生率.
抽样
频率 系统 时钟 系统 时钟
(lrcin) 256f
S
384f
S
16kHz
Half 4.096mhz 6.144mhz
32kHz
标准 8.192mhz 12.288mhz
64kHz
翻倍 16.384mhz 24.576mhz
22.05khz
Half 5.6448mhz 8.4672mhz
44.1khz
标准 11.2896mhz 16.9344mhz
88.2khz
翻倍 22.5792mhz 33.8688mhz
24kHz
Half 6.144mhz 9.216mhz
48kHz
标准 12.288mhz 18.432mhz
96kHz
翻倍 24.576mhz 36.864mhz
表格 ii. 抽样 发生率 vs 内部的 系统
时钟 (= 输出 发生率 的 pll).
LRCKIN
BCKIN
DIN
1.4v
1.4v
1.4v
t
BCH
t
BCL
t
LB
t
BL
t
DS
bckin 脉冲波 循环 time
bckin 脉冲波 宽度 high
bckin 脉冲波 宽度 low
bckin rising 边缘 至 lrcin edge
lrcin 边缘 至 bckin rising edge
din 设置-向上 time
din 支撑 时间
: t
BCY
: t
BCH
: t
BCL
: t
BL
: t
LB
: t
DS
: t
DH
: 100ns (最小值)
: 50ns (最小值)
: 50ns (最小值)
: 30ns (最小值)
: 30ns (最小值)
: 30ns (最小值)
: 30ns (最小值)
t
DH
t
BCY
频率 错误 的 发生 系统 时钟 用 编写程序
pll 是 较少 比
±
0.03ppm 预定的 至 高 精度 pll
构建.
至 提供 mcko 时钟 和 scko 时钟 为 外部
电路, 外部 缓存区 电路 是 有效的 至 避免 degrading
音频的 效能.
: 点此下载
