®
7
PCM1725
pcm1725 有 一个 系统 时钟 发现 电路 这个 自动-
matically 发现 这 频率, 也 256f
S
或者 384f
S
. 这
系统 时钟 应当 是 同步 和 lrcin (管脚 1),
但是 pcm1725 能 compensate 为 阶段 differences. 如果 这
阶段 区别 在 lrcin 和 系统 时钟 是 更好
比
±
6 位 clocks (bckin), 这 同步 是 每-
formed automatically. 这 相似物 输出 是 强迫 至 一个
双极 零 状态 (v
CC
/2) 在 这 同步 func-
tion. 表格 i 显示 这 典型 系统 时钟 频率
输入 为 这 pcm1725.
系统 时钟
频率 (mhz)
256f
S
384f
S
32kHz 8.192 12.288
44.1khz 11.2896 16.9340
48kHz 12.288 18.432
抽样
比率 (lrcin)
表格 i. 系统 时钟 发生率 vs 抽样 比率.
典型 连接 图解
图示 5 illustrates 这 典型 连接 图解 为
pcm1725 使用 在 一个 保卫-alone 应用.
输入 数据 format
pcm1725 能 接受 输入 数据 在 也 正常的 (msb-第一,
正确的-justified) 或者 i
2
s formats. 当 管脚 13 (format) 是
低, 正常的 数据 format 是 选择; 一个 高 在 管脚 13
选择 i
2
s format.
FORMAT
0 正常的 format (msb-第一, 正确的-justified)
1I
2
s format (飞利浦 串行 数据 协议)
表格 ii. 输入 format 选择.
图示 6. 内部的 电源-在 重置 定时.
DIN
BCKIN
LRCIN
2
3
1
13
12
FORMAT
DM
SCKI
9
5
78
6
14
PCM
音频的 数据
处理器
256f
S
/384f
S
CLK
地
模式 控制
lch 相似物 输出
+5v 相似物
rch 相似物 输出
V
CC
V
输出
L
V
输出
R
CAP
PCM1725
+
10µF
邮递
LPF
邮递
LPF
图示 5. 典型 连接 图解.
重置
pcm1725 有 一个 内部的 电源-在 重置 电路. 这 内部的
电源-在 重置 initializes (resets) 当 这 供应 电压
V
CC
> 2.2v (典型值). 这 电源-在 重置 有 一个 initialization
时期 equal 至 1024 系统 时钟 时期 之后 v
CC
> 2.2v.
在 这 initialization 时期, 这 输出 的 这 dac 是
invalid, 和 这 相似物 输出 是 强迫 至 v
CC
/2. 图示 6
illustrates 这 电源-在 重置 和 重置-管脚 重置 定时.
de-emphasis 控制
管脚 12 (dm) 使能 pcm1725’s de-emphasis 函数. de-
emphasis 运作 仅有的 在 44.1khz.
DM
0 dem 止
1 dem 在 (44.1khz)
表格 iii. de-emphasis 控制 选择.
1024 系统 (= scki) clocks
重置
重置 除去
2.6v
2.2v
1.8v
V
CC
内部的 重置
scki 时钟
: 点此下载
