82C54
231244–6
图示 5 内部的 块 图解 的 一个 计数器
这 状态 register 显示 在 这 Figure 当
latched 包含 这 电流 内容 的 这 控制
文字 寄存器 和 状态 的 这 输出 和 无效的
计数 flag (看 详细地 explanation 的 这 读-
后面的 command)
这 真实的 计数器 是 labelled CE (为 ‘‘Counting ele-
ment’’) 它 是 一个 16-位 presettable 同步的 向下
counter
OL
M
和 OL
L
是 二 8-位 latches OL stands 为
‘‘Output Latch’’ 这 subscripts M 和 L 保卫 为
‘‘Most 重大的 byte’’ 和 ‘‘Least 重大的 byte’’
respectively 两个都 是 正常情况下 涉及 至 作 一个
单位 和 called just OL 这些 latches 正常情况下 ‘‘fol-
low’’ 这 CE 但是 如果 一个 合适的 计数器 获得 com-
mand 是 sent 至 这 82C54 这 latches ‘‘latch’’ 这
呈现 计数 直到 读 用 这 CPU 和 然后 返回
至 ‘‘following’’ 这 CE 一个 获得 在 一个 时间 是 使能
用 这 counter’s 控制 逻辑 至 驱动 这 内部的
bus 这个 是 如何 这 16-位 计数器 communicates
在 这 8-位 内部的 bus 便条 那 这 CE 它自己
不能 是 read whenever 你 读 这 count 它 是
这 OL 那 是 正在 read
Similarly 那里 是 二 8-位 寄存器 called CR
M
和 CR
L
(为 ‘‘Count 寄存器’’) 两个都 是 正常情况下
涉及 至 作 一个 单位 和 called just CR 当 一个
新 计数 是 写 至 这 Counter 这 计数 是
贮存 在 这 CR 和 后来的 transferred 至 这 CE 这
控制 逻辑 准许 一个 寄存器 在 一个 时间 至 是
承载 从 这 内部的 bus 两个都 字节 是 trans-
ferred 至 这 CE simultaneously CR
M
和 CR
L
是
cleared 当 这 计数器 是 programmed 在 这个
way 如果 这 计数器 有 被 编写程序 为 一个
字节 counts (也 大多数 重大的 字节 仅有的 或者 least
重大的 字节 仅有的) 这 其它 字节 将 是 zero
便条 那 这 CE 不能 是 写 into whenever 一个
计数 是 written 它 是 写 在 这 CR
这 控制 逻辑 是 也 显示 在 这 diagram CLK
n 门 n 和 输出 n 是 所有 连接 至 这 输出-
一侧 world 通过 这 控制 Logic
82C54 系统 接口
这 82C54 是 treated 用 这 系统 软件 作 一个
排列 的 附带的 IO ports 三 是 counters 和
这 fourth 是 一个 控制 寄存器 为 模式 程序-
ming
Basically 这 选择 输入 一个
0
A
1
连接 至 这 一个
0
一个
1
地址 总线 信号 的 这 CPU 这 CS 能 是
获得 直接地 从 这 地址 总线 使用 一个 直线的
选择 method 或者 它 能 是 连接 至 这 输出
的 一个 decoder 此类 作 一个 Intel 8205 为 大 sys-
tems
231244–7
图示 6 82C54 系统 接口
4
: 点此下载
