飞利浦 半导体
SC16C550B
5 v, 3.3 v 和 2.5 v uart 和 16-字节 fifos
产品 数据 rev. 02 — 14 12月 2004 10 的 47
9397 750 14446
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
6.1 内部的 寄存器
这 sc16c550b 提供 12 内部的 寄存器 为 monitoring 和 控制. 这些
寄存器 是 显示 在 Ta bl e 3 . 这些 寄存器 函数 作 数据 支持 寄存器
(thr/rhr), 中断 状态 和 控制 寄存器 (ier/isr), 一个 先进先出 控制 寄存器
(fcr), 线条 状态 和 控制 寄存器 (lcr/lsr), modem 状态 和 控制
寄存器 (mcr/msr), 可编程序的 数据 比率 (时钟) 控制 寄存器 (dll/dlm),
和 一个 用户 accessible scratchpad 寄存器 (spr). 寄存器 功能 是 更多 全部地
描述 在 这 下列的 paragraphs.
[1] 这些 寄存器 是 accessible 仅有的 当 lcr[7] 是 一个 逻辑 0.
[2] 这些 寄存器 是 accessible 仅有的 当 lcr[7] 是 一个 逻辑 1.
6.2 先进先出 运作
这 16-字节 transmit 和 receive 数据 fifos 是 使能 用 这 先进先出 控制
寄存器 位-0 (fcr[0]). 和 16c550 设备, 这 用户 能 设置 这 receive 触发
水平的, 但是 不 这 transmit 触发 水平的. 这 接受者 先进先出 部分 包含 一个 时间-输出
函数 至 确保 数据 是 delivered 至 这 外部 cpu. 一个 中断 是 发生
whenever 这 receive 支持 寄存器 (rhr) 有 不 被 读 下列的 这
加载 的 一个 character 或者 这 receive 触发 水平的 有 不 被 reached.
表格 3: 内部的 寄存器 解码
A2 A1 A0 读 模式 写 模式
一般 寄存器 设置 (thr/rhr, ier/isr, mcr/msr, fcr/lsr, spr)
[1]
0 0 0 receive 支持 寄存器 transmit 支持 寄存器
0 0 1 中断 使能 寄存器 中断 使能 寄存器
0 1 0 中断 状态 寄存器 先进先出 控制 寄存器
0 1 1 线条 控制 寄存器 线条 控制 寄存器
1 0 0 modem 控制 寄存器 modem 控制 寄存器
1 0 1 线条 状态 寄存器 n/一个
1 1 0 modem 状态 寄存器 n/一个
1 1 1 scratchpad 寄存器 scratchpad 寄存器
波特 比率 寄存器 设置 (dll/dlm)
[2]
0 0 0 lsb 的 divisor 获得 lsb 的 divisor 获得
0 0 1 msb 的 divisor 获得 msb 的 divisor 获得
表格 4: 流动 控制 mechanism
选择 触发 水平的
(characters)
int 管脚 触发 Negate RTS Assert RTS
1110
4440
8880
14 14 14 0
: 点此下载
