飞利浦 半导体 产品 规格
SC26C92
双 普遍的 异步的 接受者/传输者 (duart)
2000 jan 31
9
运行 频率 为 各自 接受者 和 传输者 能 是
选择 independently 从 这 波特 比率 发生器, 这
计数器/计时器, 或者 从 一个 外部 输入.
这 传输者 accepts 并行的 数据 从 这 cpu, converts 它 至 一个
串行 位 stream, inserts 这 适合的 开始, 停止, 和 optional
parity 位 和 输出 一个 composite 串行 stream 的 数据 在 这 txd
输出 管脚.
这 接受者 accepts 串行 数据 在 这 rxd 管脚, converts 这个 串行
输入 至 并行的 format, checks 为 开始 位, 停止 位, parity 位 (如果 any),
或者 破裂 情况 和 发送 一个 聚集 character 至 这 cpu
通过 这 receive 先进先出. 三 状态 位 (破裂 received, framing
和 parity errors) 是 也 fifoed 和 各自 数据 character.
输入 端口
这 输入 至 这个 unlatched 7-位 端口 能 是 读 用 这 cpu 用
performing 一个 读 运作 在 地址 h’d’. 一个 高 输入 结果 在
一个 逻辑 1 当 一个 低 输入 结果 在 一个 逻辑 0. d7 将 总是 读
作 一个 逻辑 1. 这 管脚 的 这个 端口 能 也 提供 作 auxiliary 输入
至 确实 portions 的 这 duart 逻辑 或者 modem 和 dma 控制.
四 改变-的-状态 detectors 是 提供 这个 是 有关联的
和 输入 ip3, ip2, ip1 和 ip0. 一个 高-至-低 或者 low-to-high
转变 的 这些 输入, lasting 变长 比 25 - 50
µ
s, 将 设置 这
相应的 位 在 这 输入 端口 改变 寄存器. 这 位 是
cleared 当 这 寄存器 是 读 用 这 cpu. 任何 改变-的-状态
能 也 是 编写程序 至 发生 一个 中断 至 这 cpu.
这 输入 端口 脉冲波 发现 电路系统 使用 一个 38.4khz 抽样
时钟 获得 从 一个 的 这 波特 比率 发生器 taps. 这个 结果
在 一个 抽样 时期 的 slightly 更多 比 25
µ
s (这个 假设 那
这 时钟 输入 是 3.6864mhz). 这 发现 电路系统, 在 顺序 至
保证 那 一个 真实 改变 在 水平的 有 occurred, 需要 二
successive 样本 在 这 新 逻辑 水平的 是 observed. 作 一个
consequence, 这 最小 持续时间 的 这 信号 改变 是 25
µ
s 如果
这 转变 occurs “coincident 和 这 第一 样本 pulse”. 这
50
µ
s 时间 谈及 至 这 situation 在 这个 这 改变-的-状态 是 “just
missed” 和 这 第一 改变-的-状态 是 不 发现 直到 25
µ
s 后来的.
所有 这 ip 管脚 有 一个 小 拉-向上 设备 那 将 源 1 至 4
一个
的 电流 从 v
CC
. 这些 管脚 做 不 需要 拉-向上 设备 或者
V
CC
连接 如果 它们 是 不 使用.
输出 端口
这 输出 端口 是 控制 从 five places: 这 opcr 寄存器,
sopr, ropr, 这 mr 寄存器 和 这 command 寄存器 (cr).
这 opcr 寄存器 控制 这 源 的 这 数据 为 这 输出
端口 op2 通过 op7. 这 数据 源 为 输出 端口 op0 和
op1 是 控制 用 这 mr 和 cr 寄存器. 正常情况下 这 数据
源 为 这 运算 管脚 是 从 这 opr 寄存器. 这 运算 管脚 驱动
这 inverted 水平的 (complement) 的 这 opr 寄存器. 例子:
当 这 sopr 是 使用 至 设置 这 opr 位 至 一个 logical 1 然后 这
有关联的 运算 管脚 将 驱动 一个 logical 0.
这 内容 的 这 opr 寄存器 是 控制 用 这 “set 输出 端口
位 command” 和 这 “reset 输出 位 command”. 这些 com-
mands 是 在 e 和 f, 各自. 当 这些 commands 是
使用, action takes 放置 仅有的 在 这 位 locations 在哪里 ones exist.
为 例子, 一个 一个 在 位 location 5 的 这 数据 文字 使用 和 这
“set 输出 端口 bits” command 将 结果 在 opr(5) 正在 设置 至
一个. 这 op5 将 然后 是 设置 至 零 (v
SS
). similarly, 一个 一个 在
位 位置 5 的 这 数据 文字 有关联的 和 这 “reset 输出
端口 bits” command 将 设置 opr(5) 至 零 和, hence, 这 管脚
op5 至 一个 一个 (vdd).
请 便条 那 这些 管脚 驱动 两个都 高 和 低. 不管怎样 当
它们 是 编写程序 至 代表 中断 类型 功能 (此类 作
rxrdy) 它们 将 是 切换 至 一个 打开 流 配置. 在 这个
配置 一个 外部 pull–up 设备 将 是 必需的
运作
传输者
这 sc26c92 是 conditioned 至 transmit 数据 当 这 传输者 是
使能 通过 这 command 寄存器. 这 sc26c92 indicates 至
这 cpu 那 它 是 准备好 至 接受 一个 character 用 设置 这 txrdy
位 在 这 状态 寄存器. 这个 情况 能 是 编写程序 至
发生 一个 中断 要求 在 op0, op1 和 intrn. 当 这
传输者 是 initially 使能 这 txrdy 和 txemt 位 将 是 设置
在 这 状态 寄存器. 当 一个 character 是 承载 至 这 transmit
先进先出 这 txemt 位 将 是 重置. 这 txemt 将 不 设置 直到: 1)
这 transmit 先进先出 是 empty 和 这 transmit 变换 寄存器 有
finished transmitting 这 停止 位 的 这 last character 写 至 这
transmit 先进先出, 或者 2) 这 传输者 是 无能 和 然后 re–enabled.
这 txrdy 位 是 设置 whenever 这 传输者 是 使能 和 这
txfifo 是 不 全部. 数据 是 transferred 从 这 支持 寄存器 至
transmit 变换 寄存器 当 它 是 空闲 或者 有 完成 传递
的 这 previous character. characters 不能 是 承载 在 这
txfifo 当 这 传输者 是 无能.
这 传输者 converts 这 并行的 数据 从 这 cpu 至 一个 串行
位 stream 在 这 txd 输出 管脚. 它 automatically 发送 一个 开始 位
followed 用 这 编写程序 号码 的 数据 位, 一个 optional parity
位, 和 这 编写程序 号码 的 停止 位. 这 least 重大的
位 是 sent 第一. 下列的 这 传递 的 这 停止 位, 如果 一个 新
character 是 不 有 在 这 txfifo, 这 txd 输出 仍然是
高 和 这 txemt 位 在 这 状态 寄存器 (sr) 将 是 设置 至 1.
传递 重新开始 和 这 txemt 位 是 cleared 当 这 cpu
负载 一个 新 character 在 这 txfifo.
如果 这 传输者 是 无能, 它 持续 运行 直到 这 charac-
ter 目前 正在 transmitted 和 任何 characters 在 这 txfifo
包含 parity 和 停止 位(s) 有 被 完成.
便条 这 differences 在 这 传输者 使不能运转 和 这 trans-
mitter 重置: 重置 stops 所有 传递 立即, effectively
clears 这 txfifo 和 resets 所有 状态 和 tx 中断 情况.
传输者 使不能运转 clears 所有 tx 状态 和 中断 但是 准许
这 tx 至 完全 这 传递 的 所有 数据 在 这 txfifo 和 在
这 变换 寄存器. 当 这 tx 是 无能 这 txfifo 能 不 是
承载 和 数据.
这 传输者 能 是 强迫 至 send 一个 持续的 低 情况 用
issuing 一个 send 破裂 command 从 这 command 寄存器. 这
传输者 输出 是 returned 至 这 正常的 高 和 一个 停止 破裂
command.
这 传输者 能 是 重置 通过 一个 软件 command. 如果 它 是
重置, 运作 ceases 立即 和 这 传输者 必须 是
使能 通过 这 command 寄存器 在之前 resuming 运作.
如果 这 cts 选项 是 使能 (mr2[4] = 1), 这 ctsn 输入 在 ip0 或者
ip1 必须 是 低 在 顺序 为 这 character 至 是 transmitted. 这
传输者 将 审查 这 状态 的 这 cts 输入 在 这 beginning 的
各自 character transmitted. 如果 它 是 建立 至 是 高, 这 传输者
将 延迟 这 传递 的 任何 下列的 characters 直到 这 cts
有 returned 至 这 低 状态. cts going 高 在 这 serializa-
tion 的 一个 character 将 不 影响 那 character.
传输者 “rs485 turnaround”
这 传输者 能 也 控制 这 rtsn 输出, op0 或者 op1 通过
mr2[5]. 当 这个 模式 的 运作 是 设置, 这 meaning 的 这
op0 和 op1 信号 将 通常地 是 ‘end 的 message’. 看
描述 的 这 mr2[5] 位 为 更多 detail.
: 点此下载
