6
© 2000 硅 存储 技术, 公司 344-2 8/00
flashflex51 mcu
sst89c54 / sst89c58
初步的 规格
T
能
1: p
在
D
ESCRIPTIONS
标识 类型
1
名字 和 功能
p0[7:0] i/o
1
端口 0:
端口 0 是 一个 8-位 打开 流 bi-directional i/o 端口. 作 一个 输出 端口 各自
管脚 能 下沉 一些 ls ttl 输入. 端口 0 管脚 那 有 1
’
s 写 至 它们
float, 和 在 那 状态 能 是 使用 作 高-阻抗 输入. 端口 0 是 也 这
多路复用 低-顺序 地址 和 数据 总线 在 accesses 至 外部
记忆. 在 这个 应用 它 使用 强 内部的 拉-ups 当 transitioning
至 1
’
s. 端口 0 也 receives 这 代号 字节 在 flash 记忆
程序编制, 和 输出 这 代号 字节 在 程序 verification. 外部
拉-ups 是 必需的 在 程序 verification.
p1[7:0] i/o 和 内部的
端口 1:
端口 1 是 一个 8-位 bi-directional i/o 端口 和 内部的 拉-ups. 这 端口 1
拉-ups 输出 缓存区 能 驱动 ls ttl 输入. 端口 1 管脚 那 有 1
’
s 写 至 它们
是 牵引的 高 用 这 内部的 拉-ups, 和 在 那 状态 能 是 使用 作
输入. 作 输入, 端口 1 管脚 那 是 externally 牵引的 低 将 源 电流
(i
IL
, 在 这 数据 薄板) 因为 的 这 内部的 拉-ups. p1(5, 6, 7) 有 高
电流 驱动 的 16ma. 端口 1 也 receives 这 低-顺序 地址 字节 在
flash 记忆 程序编制 和 程序 verification.
P1[0] I
t2:
(外部 计数 输入 至 计时器/计数器 2), 时钟-输出
P1[1] I
t2ex:
(计时器/计数器 2 俘获/再装填 触发 和 方向 控制)
p2[7:0] i/o 和 内部的
端口 2:
端口 2 是 一个 8-位 bi-directional i/o 端口 和 内部的 拉-ups. 端口 2 管脚
拉-ups 那 有 1
’
s 写 至 它们 是 牵引的 高 用 这 内部的 拉-ups, 和
在 那 状态 能 是 使用 作 输入. 作 输入, 端口 2 管脚 那 是 externally
牵引的 低 将 源 电流 (i
IL
, 在 这 数据 薄板) 因为 的 这 内部的
拉-ups. 端口 2 发送 这 高-顺序 地址 字节 在 fetches 从 外部
程序 记忆 和 在 accesses 至 外部 数据 记忆 那 使用 16-位
地址 (movx@dptr). 在 这个 应用 它 使用 强 内部的 拉-ups
当 outputting 1
’
s. 在 accesses 至 外部 数据 记忆 那 使用 8-位
地址 (movx@ri), 端口 2 发送 这 内容 的 这 p2 特定的 函数
寄存器. 端口 2 也 receives 一些 控制 信号 和 一个 partial 的 高-顺序
地址 位 在 flash 记忆 程序编制 和 程序 verification.
p3[7:0] i/o 和 内部的
端口 3:
端口 3 是 一个 8-位 双向的 i/o 端口 和 内部的 拉-ups. 这 端口 3
拉-ups 输出 缓存区 可以 驱动 ls ttl 输入. 端口 3 管脚 那 有 1
’
s 写 至 它们
是 牵引的 高 用 这 内部的 拉-ups, 和 在 那 状态 能 是 使用 作 输入.
作 输入, 端口 3 管脚 那 是 externally 牵引的 低 将 源 电流 (i
IL
, 在 这
数据 薄板) 因为 的 这 拉-ups. 端口 3 也 serves 这 功能 的 各种各样的
特定的 特性 的 这 flashflex51 家族. 端口 3 也 receives 一些 控制
信号 和 一个 partial 的 高-顺序 地址 位 在 flash 记忆
程序编制 和 程序 verification.
P3[0] I
rxd:
串行 输入 线条
P3[1] O
txd:
串行 输出 线条
P3[2] I
int0#:
外部 中断 0
P3[3] I
int1#:
外部 中断 1
P3[4] I
t0:
计时器 0 外部 输入
P3[5] I
t1:
计时器 1 外部 输入
P3[6] O
wr#:
外部 数据 记忆 写 strobe
P3[7] O
rd#:
外部 数据 记忆 读 strobe
: 点此下载
