áç
áçáç
áç
st16c1550/51
rev. 4.2.0
2.97v 至 5.5v uart 和 16-字节 先进先出
5
管脚 描述
N
AME
28-p
在
PDIP
(1550)
28-p
在
PDIP
(1551)
28-p
在
PLCC
(1550)
28-p
在
PLCC
(1551)
48-p
在
TQFP
T
YPE
D
ESCRIPTION
数据BUS在TER面向
A0
A1
A2
21
20
19
21
20
19
21
20
19
21
20
19
30
28
27
I 地址 数据 线条 [2:0]. a2:a0 选择 内部的 uart’s
配置 寄存器.
D0
D1
D2
D3
D4
D5
D6
D7
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
43
45
46
47
3
4
5
6
i/o 数据 总线 线条 [7:0] (双向的).
IOR# 16 15 16 15 20 I 输入/输出 读 (起作用的 低). 这 下落 边缘 instigates
一个 内部的 读 循环 和 retrieves 这 数据 字节 从 一个
内部的 寄存器 pointed 用 这 地址 线条 [a2:a0], places
它 在 这 数据 总线 至 准许 这 host 处理器 至 读 它 在
这 leading 边缘.
IOW# 14 13 14 13 17 I 输入/输出 写 (起作用的 低). 这 下落 边缘 instigates
这 内部的 写 循环 和 这 rising 边缘 transfers 这
数据 字节 在 这 数据 总线 至 一个 内部的 寄存器 pointed 用
这 地址 线条 [a2:a0].
CS# 11 11 11 11 9 I 碎片 选择 输入 (起作用的 低). 一个 逻辑 0 在 这个 管脚 选择
这 st16c155x 设备.
INT 18 18 18 18 23 O 中断 输出 (三-状态, 起作用的 高). int 输出
defaults 至 三-状态 模式 和 变为 起作用的 高 当
mcr 位-3 是 设置 至 一个 逻辑 1. int 输出 变为 一个 逻辑
高 水平的 当 中断 是 使能 在 这 中断
使能 寄存器 (ier), 和 whenever 这 传输者,
接受者, 线条 和/或者 modem 状态 寄存器 有 一个 起作用的
情况.
modem 或者 串行 i/o 接口
TX 10 10 10 10 8 O transmit 数据. 这个 输出 是 有关联的 和 单独的
串行 transmit 频道 数据 从 这 155x. 这 tx 信号
将 是 一个 逻辑 1 在 重置, 空闲 (非 数据), 或者 当 这
传输者 是 无能. 在 这 local loopback 模式, 这
tx 输出 管脚 是 无能 和 tx 数据 是 内部 con-
nected 至 这 uart rx 输入.
RX 9 9 9 9 7 I receive 数据. 这个 输入 是 有关联的 和 单独的 串行
频道 数据 至 这 155x. 正常的 received 数据 输入 idles
在 逻辑 1 情况. 这个 输入 必须 是 连接 至 它的 空闲
逻辑 状态, 逻辑 1, else 这 接受者 将 report “receive
break” 和/或者 “error” 情况(s).
: 点此下载
