2002 微芯 技术 公司 ds21394b-页 5
tc14433/一个
2.0 管脚 描述
thedescriptionsofthepinsarelistedintable2.0.
表格 2-1: 管脚 函数 表格
管脚 非.
(24-管脚 pdip)
(24-管脚 cerdip)
(24-管脚 soic)
管脚 非.
(28-管脚 plcc)
标识 描述
12V
AG
这个 是 这 相似物 地面. 它 有 一个 高 输入 阻抗. 这 管脚 确定 这
涉及 水平的 为 这 unknown 输入 电压 (v
X
) 和 这 涉及 电压 (v
REF
).
23V
REF
涉及 电压 - 全部 规模 输出 是 equal 至 这 电压 应用 至 V
REF
.
因此, 全部 规模 电压 的 1.999v 需要 2V 涉及 和 199.9mv 全部 规模
需要 一个 200mV 涉及. V
REF
功能 作 系统 重置 也. 当 切换
至 V
EE
, 这 系统 是 重置 至 这 beginning 的 这 转换 循环.
34V
X
这 unknown 输入 电压 (v
X
) 是 量过的 作 一个 比率 的 这 涉及 电压
(v
REF
) 在 一个 rationetric 一个/d 转换.
45R
1
这个 管脚 是 为 外部 组件 使用 为 这 integration 函数 在 这 双
斜度 转换. 典型 值 是 0.1
µ
F (mylar) 电容 为 C
1
.
56R
1
/c
1
R
1
=470k
Ω
(电阻) 为 2V 全部 规模.
67C
1
R
1
=27k
Ω
(电阻) 为 200mV 全部 规模. 时钟 频率 的 66kHz 给 250msec
转换 时间.
79CO
1
这些 管脚 是 使用 为 连接 这 补偿 纠正 电容.
这 推荐 值 是 0.1
µ
f.
810CO
2
这些 管脚 是 使用 为 连接 这 补偿 纠正 电容.
这 推荐 值 是 0.1
µ
f.
9 11 DU 显示 更新 输入 管脚. 当 DU 是 连接 至 这 EOC 输出, 每
转换 是 displayed. 新 数据 将 是 strobed 在 这 输出 latches 在 这
转换 循环 如果 一个 积极的 边缘 是 received 在 du, 较早的 至 这 ramp 向下 循环.
当 这个 管脚 是 驱动 从 一个 外部 源, 这 电压 应当 是 关联
至 V
SS
.
10 12 CLK
1
时钟 输入 管脚. 这 TC14433 有 它的 自己的 振荡器 系统 时钟. 连接 一个
单独的 电阻 在 CLK
1
和 CLK
0
sets 这 时钟 频率.
11 13 CLK
0
一个 结晶 或者 OC 电路 将 是 inserted 在 lieu 的 一个 电阻 为 改进 CLK
1
,这
时钟 输入, 能 是 驱动 从 一个 外部 时钟 源, 这个 需要 仅有的 有
标准 CMOS 输出 驱动. 这个 管脚 是 关联 至 V
EE
为 外部 时钟 输入.
A300k
Ω
电阻 产量 一个 时钟 频率 的 关于 66khz. 看 部分 5.0 典型
特性. (也 看 图示 4-3 为 alternate 电路.)
12 14 V
EE
负的 电源 电流. 连接 管脚 为 这 大多数 负的 供应. 请 便条
这 电流 为 这 输出 驱动 电路 是 returned 通过 V
SS
. 典型 供应
电流 是 0.8ma.
13 16 V
SS
负的 电源 供应 为 输出 电路系统. 这个 管脚 sets 这 低 电压 水平的 为 这
输出 管脚 (bcd, 数字 选择, eoc, 或者). 当 连接 至 相似物 地面, 这
输出 电压 是 从 相似物 地面 至 V
DD
. 如果 连接 至 V
EE
, 这 输出 摆动
是 从 V
EE
至 V
DD
. 这 推荐 运行 范围 为 V
SS
是 在 这
V
DD
-3 伏特 和 V
EE
.
14 17 EOC 终止 的 转换 输出 发生 一个 脉冲波 在 这 终止 的 各自 转换 循环.
这个 发生 脉冲波 宽度 是 equal 至 一个 half 这 时期 的 这 系统 时钟.
15 18 或者
Overrange 管脚. 正常情况下 这个 管脚 是 设置 高. 当 V
X
超过 V
REF
这 或者 是 低.
16 19 DS
4
数字 选择 管脚. 这 数字 选择 输出 变得 高 当 这 各自的 数字 是
选择. 这 MSD (1/2 数字 转变 在 立即 之后 一个 EOC 脉冲波).
17 20 DS
3
这 remaining digits 转变 在 在 sequence 从 MSD 至 lsd.
18 21 DS
2
至 确保 那 这 BCD 数据 有 settled, 一个 inter 数字 blanking 时间 的 二 时钟
时期 是 包含.
19 23 DS
1
时钟 频率 分隔 用 80 相等 multiplex 比率. 为 例子, 一个 系统 时钟 的
60kHz 给 一个 multiplex 比率 的 0.8khz.
20 24 Q
0
看 图示 4-4 为 数字 选择 定时 图解.
: 点此下载
