首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1048553
 
资料名称:TLC542CDW
 
文件大小: 161K
   
说明
 
介绍:
8-BIT ANALOG-TO-DIGITAL CONVERTERS WITH SERIAL CONTROL AND 11 INPUTS
 
 


: 点此下载
  浏览型号TLC542CDW的Datasheet PDF文件第5页
5
浏览型号TLC542CDW的Datasheet PDF文件第6页
6
浏览型号TLC542CDW的Datasheet PDF文件第7页
7
浏览型号TLC542CDW的Datasheet PDF文件第8页
8

9
浏览型号TLC542CDW的Datasheet PDF文件第10页
10
浏览型号TLC542CDW的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
tlc542c, tlc542i
8-位 相似物-至-数字的 转换器
和 串行 控制 和 11 输入
slas075a – 二月 1989 – 修订 march 1995
9
邮递 办公室 盒 655303
达拉斯市, 德州 75265
principles 的 运作
这 tlc542 是 一个 完全 数据 acquisition 系统 在 一个 单独的 碎片. 这 设备 包含 此类 功能 作 相似物
多路调制器, 样本 和 支撑, 8-位 一个/d converter, 数据 和 控制 registers, 和 控制 logic. 三 控制 输入
(i/o 时钟, cs
(碎片 选择), 和 地址 输入) 是 包含 为 flexibility 和 进入 速. 这些 控制
输入 和 一个 ttl-兼容 3-状态 输出 是 将 为 串行 communications 和 一个 微处理器 或者
microcomputer. 和 judicious 接口 定时, 这 tlc542 能 完全 一个 转换 在 20
µ
s, 当 完全
输入-转换-输出 循环 能 是 重复的 每 40
µ
s. 此外, 这个 快 转换 能 是 executed 在
任何 的 11 输入 或者 它的 建造-在 自-测试 和 在 任何 顺序 desired 用 这 controlling 处理器.
当 cs
是 高, 这 数据 输出 终端 是 在 一个 3-状态 情况, 和 这 地址 输入 和 i/o 时钟
terminals 是 无能. 当 额外的 tlc542 设备 是 使用, 这个 特性 准许 各自 的 这些 terminals, 和
这 例外 的 这 cs
终端, 至 share 一个 控制 逻辑 要点 和 它们的 counterpart terminals 在 额外的 一个/d
这 控制 sequence 是 设计 至 降低 这 时间 和 努力 必需的 至 initiate 转换 和 获得 这
是 brought 低. 至 降低 errors 造成 用 噪音 在 这 cs输入, 这 内部的 电路系统 waits 为 二
rising edges 和 然后 一个 下落 边缘 的 这 内部的 系统 时钟 在之前 recognizing 这 低 cs
转变.
2. 在 这 第一 四 rising edges 的 这 i/o 时钟, 一个 新 积极的-逻辑 多路调制器 地址 是 shifted 在, 和
这 msb 的 这个 地址 shifted 第一. 这 负的 edges 的 这些 四 i/o 时钟 脉冲 变换 输出 这
第二, 第三, fourth, 和 fifth 大多数 重大的 位 的 这 结果 的 这 previous 转换. 这 on-chip
样本 和 支撑 begins 抽样 这 newly addressed 相似物 输入 之后 这 fourth 下落 边缘 的 这 i/o
时钟. 这 抽样 运作 basically involves charging 这 内部的 电容 至 这 水平的 的 这 相似物
输入 电压.
3. 三 时钟 循环 是 应用 至 这 i/o 时钟 终端 和 这 sixth, seventh, 和 eighth 转换
位 是 shifted 输出 在 这 负的 edges 的 这些 时钟 循环.
4. 这 最终 eighth 时钟 循环 是 应用 至 这 i/o 时钟 终端. 这 下落 边缘 的 这个 时钟 循环 initiates
一个 12-系统 时钟 (
12
µ
s) 额外的 抽样 时期 当 这 输出 是 在 这 高-阻抗 状态.
转换 是 然后 执行 在 这 next 20
µ
s. 之后 这个 最终 i/o 时钟 循环, cs
必须 go 高 或者
这 i/o 时钟 必须 仍然是 低 为 在 least 20
µ
s 至 准许 为 这 转换 函数.
CS
能 是 保持 低 在 时期 的 多样的 转换. 如果 cs是 带去 高, 它 必须 仍然是 高 直到 这 终止 的
一个 新 转换 将 是 started 和 这 ongoing 转换 同时发生地 aborted 用 performing 步伐 1 通过
4 在之前 这 20-
µ
s 转换 时间 有 消逝. 此类 action 产量 这 转换 结果 的 这 previous 转换
这 终止-的-转换 (eoc) 输出 变得 低 在 这 负的 边缘 的 这 eighth i/o 时钟. 这 subsequent
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com