目标 数据手册 tle7230 r/g
v1.1 页 12. oct. 2003
9
所以
– 信号 输出 的 这
S
erial
P
eripheral
I
nterface
SI
– 信号 输入 的 这
S
erial
P
eripheral
I
nterface. 这 管脚 有 一个 内部的 拉 向下 结构.
SCLK
– 时钟 输入 的 这
S
erial
P
eripheral
I
nterface. 这 管脚 有 一个 内部的 拉 向下 结构
SPI
这 spi 是 一个
S
erial
P
eripheral
I
nterface 和 4 数字的 管脚
和 一个 16 位 变换 寄存器. 这 spi 是 使用 至 配置 和
程序 这 设备, 转变 在 和 止 途径 和 至 读
详细地 diagnostic 信息.
spi 信号 描述:
CS
- 碎片 选择. 这 系统 微控制器 选择 这 tle 7230 r/g 用 意思 的 这 cs 管脚.
whenever 这 管脚 是 在 一个 逻辑 低 状态, 数据 能 是 transferred 从 这 µc 和 恶行 对抗.
cs = h :
任何 信号 在 这 sclk 和 si
管脚 是 ignored 和 所以 是 强迫 在 一个
高 阻抗 状态.
cs = h
Æ
l :
•
diagnostic 信息 是 transferred
从 这 diagnosis 寄存器 在 这 spi
变换 寄存器. (在 睡眠 模式 非 tranfer
的 diagnostic 信息)
•
串行 输入 数据 能 是 clocked 在 这
spi 变换 寄存器 从 然后 在
•
所以 改变 从 高 阻抗 状态 至 逻辑 高 或者 低 状态 相应的 至 这 所以 位
cs = l :
spi 是 working 像 一个 变换 寄存器. 和 各自 时钟 信号 在 这 sclk 管脚 这 状态 的 这 si 是
读 在 这 spi 变换-寄存器 (下落 时钟 边缘) 和 一个 diagnosis 位 是 写 输出 的 所以 (rising ris-
ing 边缘).
cs = l
Æ
h:
•
转移 的 si 位 从 spi 变换 寄存器 在 这 内部的 逻辑 寄存器
•
重置 的 diagnosis 寄存器 如果 sent command 是 有效的
至 避免 任何 false clocking 这 串行 时钟 输入 管脚 sclk 应当 是 逻辑 低 状态 在 高 至 低
转变 的 cs. 这 spi 的 这 tle7230g/r 有 一个 modulo 8 计数器 整体的. 如果 这 号码 的
时钟 信号 是 不 一个 integer 多样的 的 8 这 spi 将 不 接受 这 数据 在 这 变换 寄存器 和 这
故障 寄存器 将 不 是 重置.
SCLK
- 串行 时钟. 这 串行 时钟 管脚 clocks 这 内部的 spi 变换 寄存器 的 这 tle7230g/r. 这
串行 输入 (si) accepts 数据 在 这 输入 spi 变换 寄存器 在 这 下落 边缘 如果 当 这 串行 输出
(所以) shifts diagnostic 信息 输出 的 这 spi 变换 寄存器 在 这 rising 边缘 的 串行 时钟. 它 是 es-
sential 那 这 sclk 管脚 是 在 一个 逻辑 低 状态 whenever 碎片 选择 cs 制造 任何 转变.
SI
- 串行 输入. 串行 数据 位 是 shifted 在 在 这个 管脚, 这 大多数 重大的 位 (msb) 第一. si infor-
mation 是 读 在 在 这 下落 边缘 . 输入 数据 是 latched 在 这 spi 变换 寄存器 和 然后 transferred
至 这 内部的 寄存器 的 这 逻辑.
内部的 逻辑 寄存器
diagnosis 寄存器
16 位 spi 变换 寄存器
SI 所以
CS
CS
MSB
MSB
LSB
LSB
串行 输入
数据 msb 第一
串行 输出
(diagnosis)
msb 第一
SPI
CS
SCLK
SI
所以
: 点此下载
