程序编制 delab, delcd, 和 这 adaptive 延迟 设置
这 UCC3895 准许 这 用户 至 设置 这 延迟 在
转变 commands 在里面 各自 leg 的 这 全部 桥 电源
电路 符合 至 这 下列的 formula 从 这 数据
薄板:
t
R
V
n
延迟
DEL
DEL
=
••
+
−
()
秒
25 10
25
12
为 这个 等式 V
DEL
是 决定 在 conjunction 和
这 desire 至 utilize (或者 不 utilize) 这 adaptive 延迟 设置
特性 从 这 下列的 formula:
()
[]
VVVV
DEL CS ADS
=• − +
075 0 5..
这 下列的 图解 illustrates 这 电阻器 需要 至
程序 这 延迟 时期 和 这 adaptive 延迟 设置
函数.
应用 信息
6
UCC1895
UCC2895
UCC3895
ramp:
这 反相的 输入 的 这 PWM 比较器. 这个
管脚 receives 也 这 CT 波形 在 电压 和 aver
-
age 电流 模式 控制, 或者 这 电流 信号 (加
斜度 补偿) 在 顶峰 电流 模式 控制. 一个 在
-
ternal 释放 晶体管 是 提供 在 ramp, 这个 是
triggered 在 这 振荡器 dead 时间.
rt:
振荡器 定时 电阻. (谈及 至 图. 1, 振荡器
块 图解) 这 振荡器 在 这 UCC3895 运作
用 charging 一个 外部 定时 电容, ct, 和 一个 fixed
电流 编写程序 用 R
t.
R
T
电流 是 计算 作
跟随:
I
V
R
RT
T
=
30.
在哪里 R
T
是 在 Ohms 和 I
RT
是 在 amperes. R
T
能
范围 从 40k
至 120k
软 开始 charging 和 dis
-
charging 电流 是 也 编写程序 用 I
RT
.
ss/disb:
软 开始/使不能运转. 这个 管脚 结合 这 二
独立 功能.
: 一个 迅速 关闭 的 这 碎片 是
accomplished 用 任何 一个 的 这 下列的: externally
forcing ss/disb 在下 0.5v, externally forcing REF
在下 4v, V
DD
dropping 在下 这 UNLO 门槛, 或者 一个
overcurrent 故障 是 sensed (cs = 2.5v).
在 这 情况 的 REF 正在 牵引的 在下 4V 或者 一个 UVLO
情况, ss/disb 是 actively 牵引的 至 地面 通过 一个
内部的 场效应晶体管 转变. 如果 一个 overcurrent 是 sensed,
ss/disb 将 下沉 一个 电流 的 (10
•
I
RT
) 直到 ss/disb
falls 在下 0.5v.
便条 那 如果 ss/disb 是 externally 强迫 在下 0.5v 这
管脚 将 开始 至 源 电流 equal 至 I
RT
. 也 便条 那
这 仅有的 时间 这 部分 switches 在 这 低 IDD 电流
模式 是 当 这 部分 是 在 欠压 lockout.
之后 一个 故障 或者 使不能运转 情况 有
passed, VDD 是 在之上 这 开始 门槛, 和/或者
ss/disb falls 在下 0.5v 在 一个 软 停止, ss/disb 将
转变 至 一个 软 开始 模式. 这 管脚 将 now 源
电流, equal 至 I
RT
. 一个 用户-选择 电容 在
ss/disb 确定 这 软 星t (和 软-开始) 时间. 在
增加, 一个 电阻 在 并行的 和 这 电容 将 是
使用, 限制的 这 最大 电压 在 ss/disb. 便条
那 ss/disb 将 actively clamp 这 EAOUT 管脚 电压
至 大概 这 ss/disb 管脚 电压 在 两个都
软 开始, 软 停止, 和 使不能运转 情况.
同步:
振荡器 同步. (谈及 至 图. 1, Oscil
-
lator 块 图解) 这个 管脚 是 双向的. 当 使用
作 一个 输出, 同步 能 是 使用 作 一个 时钟, 这个 是 这
一样 作 这 chip’s 内部的 时钟. 当 使用 作 一个 在
-
放, 同步 将 override 这 chip’s 内部的 振荡器 和
act 作 it’s 时钟 信号. 这个 双向的 特性 准许
同步 的 多样的 电源 供应. 这 同步
信号 将 也 内部 释放 这 CT 电容 和
任何 过滤 电容 那 是 呈现 在 这 RAMP 管脚.
这 内部的 同步 电路系统 是 水平的 敏感的, 和 一个 在-
放 低 门槛 的 1.9v, 和 一个 输入 高 门槛 的
2.1v. 一个 电阻 作 小 作 3.9k
将 是 系 在
同步 和 地 至 减少 这 同步 脉冲波 宽度.
vdd:
电源 供应. VDD 必须 是 绕过 和 一个 迷你-
mum 的 一个 1.0
f 低 等效串联电阻, 低 esl 电容 至 地面.
ref:
5v,
1.2% 电压 涉及. 这 涉及
供应 电源 至 内部的 电路系统, 和 能 也 供应
向上 至 5mA 至 外部 负载. 这 涉及 是 shut 向下
在 欠压 锁-输出 但是 是 运算的 在 所有
其它 使不能运转 模式. 为 最好的 效能, 绕过 和
一个 0.1
f 低 等效串联电阻, 低 esl 电容 至 地面.
管脚 描述 (内容.)
9
1110
12
DELCD
DELAB
ADS
CS
R
DELCD
R
DELAB
UCC3895
: 点此下载
