µ
PSD3200 FAMILY
4/8
表格 1. 80-管脚 包装 管脚 描述
便条: PSD 端口 一个 和 MCU 地址/数据 总线 是 增加 为 80-管脚 设备
信号 名字 在/输出
函数
基本 Alternate
ad7-ad0 i/o 多路复用 地址/数据 总线
a11-a8 i/o 外部 地址 总线
rxd2-rxd1 i/o
General i/o 端口 管脚
UART Receive
Txd2-txd1 i/o UART Transmit
INT1-int0 i/o 中断 输入 / 计时器 门 控制
t2-t0 i/o 计数器 输入
sda1-sda2 i/o
I
2
C 总线 串行 数据 i/O / DDC 接口
scl1-scl2 i/o
I
2
C 总线 时钟 i/o
VSYNC i/o VSYNC 输入 为 DDC 接口
T2EX i/o 计时器 2 触发 输入
adc3-adc0 i/o 模数转换器 途径 输入
pwm4-PWM0 i/o 8-位 脉冲波 Width 调制 输出
usb-, USB+ i/o USB i/o
AVREF O 涉及 电压 输入 为 模数转换器
rd_ O 读 信号, 外部 总线
wr_ O Write 信号, 外部 总线
psen_ O PSEN 信号, 外部 总线
ALE O 地址 获得 信号, 外部 总线
重置_ I 起作用的 低 重置 输入
XTAL1 I Oscillator 输入 管脚 为 系统 时钟
XTAL2 O Oscillator 输出 管脚 为 system 时钟
pa7-pa0 i/o General i/o 端口 管脚
1. PLD macro-cell 输出
2. PLD 输入
3. Latched 地址 输出 (a0-a7)
4. 附带的 i/o 模式
pb7-pb0 i/o General i/o 端口 管脚
1. PLD macro-cell 输出
2. PLD 输入
3. Latched 地址 输出 (a0-a7)
pc7-pc0 i/o General i/o 端口 管脚
1. PLD macro-cell 输出
2. PLD 输入
3. SRAM 保卫 用 电压 输入 (vst用)
4. JTAG 接口 (tdi, tdo, tms, tck, tstat,
terr)
5. SRAM 电池-在 指示信号 (pc4)
pd2-pd1 i/o General i/o 端口 管脚
1. PLD i/o
2. 时钟 输入 至 PLD 和 APD
3. 碎片 选择 至 PSD 单元
: 点此下载
