C
O
N
F
I
D
E
N
T
I
一个
L
1 architecture overview STi5518
12/294 7170179 d
1.7 记忆 subsystem
在-碎片
这 在-碎片 记忆 包含 2kbytes 的 操作指南 cache, 2kbytes 的 数据 cache 和 4kbytes 的 sram 那 能 是
optionally 配置 作 数据 cache. 这 subsystem 提供 240m/字节 的 内部的 带宽, 支承的 pipelined 2-
循环 内部的 记忆 进入.
这 操作指南 和 数据 caches 是 直接-编排, 和 一个 写-后面的 系统 为 这 数据-cache. 这 caches 支持
burst accesses 至 这 外部 memories 为 refill 和 写-后面的. burst 进入 增加 这 效能 的 页-
模式 dram memories.
止-碎片
那里 是 二 止-碎片 记忆 接口:
•
这 外部 记忆 接口 (emi) accessed 用 这 st20 是 使用 为 这 转移 的 数据 和 programs 在
这 sti5518 和 外部 peripherals, flash 和 额外的 sdram 和 dram.
•
shared 记忆 接口 (smi) 控制 这 movement 的 数据 在 这 sti5518 和 16, 32 或者 64 mbits 的
sdram. 这个 外部 sdram stores 这 显示 数据 发生 用 这 mpeg 解码器 和 cpu 和 这 c2+
代号 数据.
这 emi 使用 minimal 外部 支持 逻辑 至 支持 记忆 subsystems, 和 accesses 一个 32 mbytes 的 物理的
地址 空间 (更好 如果 sdram 或者 dram 是 使用) 在 四 一般 目的 记忆 banks 的 8 或者 16 位 宽, 21 或者
22 地址 线条, 和 字节 选择. 为 产品 需要 extra 记忆, 这 emi 支持 这个 extra 记忆 和
零 外部 支持 逻辑, 甚至 为 16-位 sdram 设备. 这 emi 能 是 配置 为 一个 宽 多样性 的 定时 和
decode 功能 用 这 配置 寄存器. 这 定时 的 各自 的 这 四 记忆 banks 能 是 设置 separately,
和 不同的 设备 类型 正在 放置 在 各自 bank 和 非 需要 为 外部 硬件.
1.8 串行 交流
异步的 串行 控制者
这 异步的 串行 控制 (asc), 也 涉及 至 作 这 uart 接口, 提供 串行 交流
在 这 sti5518 和 其它 微控制器, 微处理器 或者 外部 peripherals. 这 sti5518 有 四
ascs, 二 的 这个 是 一般地 使用 用 这 smartcard 控制者.
第八 或者 nine 位 数据 转移, parity 一代, 和 这 号码 的 停止 位 是 可编程序的. parity, framing, 和
overrun 错误 发现 增加 数据 转移 可靠性. 传递 和 reception 的 数据 能 是 翻倍-缓冲, 或者
16-深的 fifos 能 是 使用. 一个 mechanism 至 distinguish 这 地址 从 这 数据 字节 是 包含 为 multiprocessor
交流. 测试 是 supported 用 一个 循环-后面的 选项. 一个 16-位 baud-rate 发生器 提供 这 asc 和 一个
独立的 串行 时钟 信号.
二 ascs 支持 全部-duplex 和 2 half-duplex 异步的 交流, 在哪里 两个都 这 传输者 和 这
接受者 使用 这 一样 数据 框架 format 和 这 一样 波特 比率. 各自 asc 能 是 设置 至 运作 在 smartcard 模式
为 使用 当 接合 至 一个 smartcard.
同步的 串行 控制
二 同步的 串行 控制者 (ssc) 提供 高-速 接口 至 一个 宽 多样性 的 串行 memories, 偏远的
控制 接受者 和 其它 微控制器. 这 sscs 支持 所有 的 这 特性 的 这 串行 附带的 接口 总线
(spi) 和 这 i
2
c 总线. 这 sscs 能 是 编写程序 至 接口 至 其它 串行 总线 standards. 这 sscs share 管脚
和 这 并行的 输入/输出 (pio) 端口, 和 支持 half-duplex 同步的 communication.
: 点此下载
