altera 公司 3
flex 10k embedded 可编程序的 逻辑 家族 数据 薄板
■
有伸缩性的 interconnect
– FastTrack
®
interconnect 持续的 routing 结构 为 快,
predictable interconnect 延迟
– 专心致志的 carry chain 那 实现 arithmetic 功能 此类
作 快 adders, counters, 和 comparators (automatically 使用 用
软件 tools 和 megafunctions)
– 专心致志的 cascade chain 那 实现 高-速,
高-风扇-在 逻辑 功能 (automatically 使用 用 软件 tools
和 megafunctions)
– 触发-状态 emulation 那 实现 内部的 触发-状态 buses
– 向上 至 六 global 时钟 信号 和 四 global clear 信号
■
powerful i/o 管脚
– 单独的 触发-状态 输出 使能 控制 为 各自 管脚
– 打开-流 选项 在 各自 i/o 管脚
– 可编程序的 输出 回转-比率 控制 至 减少 切换
噪音
– flex 10ka 设备 支持 hot-socketing
■
附带的 寄存器 为 快 建制 和 时钟-至-输出 延迟
■
有伸缩性的 包装 选项
– 有 在 一个 多样性 的 包装 和 84 至 600 管脚 (看
表格 4)
– 管脚-兼容性 和 其它 flex 10k 设备 在 这 一样
包装
– fineline bga
TM
包装 maximize 板 空间 效率
■
软件 设计 支持 和 自动 放置-和-route 提供 用
altera’s max+plus
®
ii 开发 系统 为 windows-为基础
pcs 和 sun sparcstation, hp 9000 序列 700/800, 和 ibm risc
系统/6000 workstations, 和 quartus
TM
开发 系统 为
windows-为基础 pcs 和 sun sparcstation 和 hp 9000 序列 700
workstations
■
额外的 设计 entry 和 simulation 支持 提供 用 edif
2 0 0 和 3 0 0 netlist files, 库 的 parameterized modules (lpm),
designware 组件, verilog hdl, vhdl, 和 其它 接口
至 popular eda tools 从 manufacturers 此类 作 cadence,
exemplar 逻辑, mentor graphics, orcad, synopsys, synplicity,
veribest, 和 viewlogic
: 点此下载
