MC145026
•
MC145027
•
MC145028
•
SC41343
•
SC41344
MOTOROLA
8
运行 特性
MC145026
这 encoder serially transmits trinary 数据 作 定义 用
这 状态 的 这 a1 – a5 和 a6/d6 – a9/d9 输入 管脚. 这些
管脚 将 是 在 也 的 三 states (低, 高, 或者 打开) 准许-
ing 19,683 可能 代号. 这 transmit sequence 是 initiated
用 一个 低 水平的 在 这 te
输入 管脚. 在之上 power–up, 这
mc145026 能 continuously transmit 作 长 作 te仍然是
低 (也, 这 设备 能 transmit two–word sequences 用
pulsing te
低). 不管怎样, 非 mc145026 应用 应当
是 设计 至 rely 在之上 这 第一 数据 文字 transmitted im-
mediately 之后 power–up 因为 这个 文字 将 是 invalid.
在 这 二 数据 words, 非 信号 是 sent 为 三 数据
时期 (看 图示 10).
各自 transmitted trinary 数字 是 encoded 在 脉冲 (看
图示 11). 一个 逻辑 0 (低) 是 encoded 作 二 consecutive
短的 脉冲, 一个 逻辑 1 (高) 作 二 consecutive 长 脉冲,
和 一个 打开 (高 阻抗) 作 一个 长 脉冲波 followed 用 一个
短的 脉冲波. 这 输入 状态 是 决定 用 使用 一个 弱
“output” 设备 至 尝试 至 强迫 各自 输入 高 然后 低. 如果 仅有的
一个 高 状态 结果 从 这 二 tests, 这 输入 是 assumed 至
是 hardwired 至 v
DD
. 如果 仅有的 一个 低 状态 是 得到, 这 输入
是 assumed 至 是 hardwired 至 v
SS
. 如果 两个都 一个 高 和 一个 低
能 是 强迫 在 一个 输入, 一个 打开 是 assumed 和 是 encoded
作 此类. 这 “high” 和 “low” 水平 是 70% 和 30% 的 这
供应 电压 作 显示 在 这 电的 特性
表格. 这 弱 “output” 设备 sinks/来源 向上 至 110
µ
一个 在
一个 5 v 供应 水平的, 500
µ
一个 在 10 v, 和 1 毫安 在 15 v.
这 te
输入 有 一个 内部的 pull–up 设备 所以 那 一个 简单的
转变 将 是 使用 至 强迫 这 输入 低. 当 te
是 高
和 这 second–word 传递 有 安排时间 输出, 这 encod-
er 是 完全地 无能, 这 振荡器 是 inhibited, 和 这
电流 流 是 减少 至 安静的 电流. 当 te
是
brought 低, 这 振荡器 是 started 和 这 transmit se-
quence begins. 这 输入 是 然后 sequentially 选择,
和 determinations 是 制造 作 至 这 输入 逻辑 states. 这个
信息 是 serially transmitted 通过 这 d
输出
管脚.
MC145027
这个 解码器 receives 这 串行 数据 从 这 encoder 和
输出 这 数据, 如果 它 是 有效的. 这 transmitted 数据, consisting
的 二 完全同样的 words, 是 examined 位 用 位 在 reception.
这 第一 five trinary digits 是 assumed 至 是 这 地址. 如果
这 received 地址 matches 这 local 地址, 这 next 四
(数据) 位 是 内部 贮存, 但是 是 不 transferred 至 这
输出 数据 获得. 作 这 第二 encoded 文字 是 received,
这 地址 必须 又一次 相一致. 如果 一个 相一致 occurs, 这 新
数据 位 是 审查 相反 这 先前 贮存 数据 位.
如果 这 二 nibbles 的 数据 (四 位 各自) 相一致, 这 数据 是
transferred 至 这 输出 数据 获得 用 vt 和 仍然是 直到
新 数据 替代 它. 在 这 一样 时间, 这 vt 输出 管脚 是
brought 高 和 仍然是 高 直到 一个 错误 是 received 或者 un-
til 非 输入 信号 是 received 为 四 数据 时期 (看 图示
10).
虽然 这 地址 信息 将 是 encoded 在 触发-
nary, 这 数据 信息 必须 是 也 一个 1 或者 0. 一个 trinary
(打开) 数据 线条 是 解码 作 一个 逻辑 1.
MC145028
这个 解码器 运作 在 这 一样 manner 作 这
mc145027 除了 那 nine 地址 线条 是 使用 和 非
数据 输出 是 有. 这 vt 输出 是 使用 至 表明 那
一个 有效的 地址 有 被 received. 为 传递 安全,
二 完全同样的 transmitted words 必须 是 consecutively re-
ceived 在之前 一个 vt 输出 信号 是 issued.
这 mc145028 准许 19,683 地址 当 trinary lev-
els 是 使用. 512 地址 是 可能 当 二进制的 水平
是 使用.
管脚 描述
mc145026 encoder
a1 – a5, a6/d6 – a9/d9
地址, 地址/数据 输入 (管脚 1 – 7, 9, 和 10)
这些 地址/数据 输入 是 encoded 和 这 数据 是
sent serially 从 这 encoder 通过 这 d
输出
管脚.
R
S
, c
TC
, r
TC
(管脚 11, 12, 和 13)
这些 管脚 是 部分 的 这 振荡器 部分 的 这 encoder
(看 图示 9).
如果 一个 外部 信号 源 是 使用 instead 的 这 内部的
振荡器, 它 应当 是 连接 至 这 r
S
输入 和 这 r
TC
和 c
TC
管脚 应当 是 left 打开.
TE
transmit 使能 (管脚 14)
这个 active–low transmit 使能 输入 initiates 传递
当 强迫 低. 一个 内部的 pull–up 设备 keeps 这个 输入
正常情况下 高. 这 pull–up 电流 是 指定 在 这 electri-
cal 特性 表格.
D
输出
数据 输出 (管脚 15)
这个 是 这 输出 的 这 encoder 那 serially presents 这
encoded 数据 文字.
V
SS
负的 电源 供应 (管脚 8)
这 most–negative 供应 潜在的. 这个 管脚 是 通常地
地面.
V
DD
积极的 电源 供应 (管脚 16)
这 most–positive 电源 供应 管脚.
mc145027 和 mc145028 decoders
a1 – a5, a1 – a9
地址 输入 (管脚 1 – 5) — mc145027,
地址 输入 (管脚 1 – 5, 15, 14, 13, 12) — MC145028
这些 是 这 local 地址 输入. 这 states 的 这些
管脚 必须 相一致 这 适合的 encoder 输入 为 这 vt 管脚
至 go 高. 这 local 地址 将 是 encoded 和 trinary 或者
二进制的 数据.
d6 – d9
数据 输出 (管脚 15, 14, 13, 12) — mc145027 仅有的
这些 输出 呈现 这 二进制的 信息 那 是 在
encoder 输入 a6/d6 通过 a9/d9. 仅有的 二进制的 数据 是
acknowledged; 一个 trinary 打开 在 这 mc145026 encoder 是
解码 作 一个 高 水平的 (逻辑 1).
D
在
数据 在 (管脚 9)
这个 管脚 是 这 串行 数据 输入 至 这 解码器. 这 输入
电压 必须 是 在 cmos 逻辑 水平. 这 信号 源 driv-
ing 这个 管脚 必须 是 直流 结合.
: 点此下载
