spartan-3 fpga 家族: 介绍 和 订货 信息
ds099-1 (v1.5) 8月 19, 2005
www.xilinx.com
3
产品 规格
R
配置
spartan-3 fpgas 是 编写程序 用 加载 配置
数据 在 强健的 静态的 记忆cells 那 collectively 控制
所有 函数的 elements 和 routing resources. 在之前 pow-
ering 在 这 fpga, 配置 数据 是 贮存 externally 在
一个 prom 或者 一些 其它 nonvolatile 中等 也 在 或者 止
这 板. 之后 应用 电源, 这 配置 数据 是
写 至 这 fpga 使用 任何 的 five 不同的 模式: mas-
ter 并行的, 从动装置 并行的, 主控 串行, 从动装置 串行, 和
boundary scan (jtag). 这 主控 和 从动装置 并行的
模式 使用 一个 8-位 宽 selectmap™ 端口.
这 推荐 记忆 为 storing 这 配置
数据 是 这 低-费用 xilinx platform flash prom 家族,
这个 包含 这 xcf00s proms 为 串行 配置
和 这 高等级的 密度 xcf00p proms 为 并行的 或者 串行
配置.
i/o 能力
这 selectio 特性 的 spartan-3 设备 支持 18 sin-
gle-结束 standards 和 8 差别的 standards 作 列表 在
Table 2. 许多 standards 支持 这 dci 特性, 这个
使用 整体的 terminations 至 eliminate unwanted 信号
reflections.Table 3显示 这 号码 的 用户 i/os 作 好
作 这 号码 的 差别的 i/o pairs 有 为 各自
设备/包装 结合体.
Table2:
信号 standards supported 用 这 spartan-3 家族
标准
类别 描述
V
CCO
(v) 类
标识
(iostandard)
DCI
选项
单独的-结束
GTL gunning transceiver 逻辑 n/一个 Terminated GTL Yes
加 GTLP Yes
HSTL 高-速 transceiver 逻辑 1.5 I hstl_i Yes
III hstl_iii Yes
1.8 I hstl_i_18 Yes
II hstl_ii_18 Yes
III hstl_iii_18 Yes
LVCMOS 低-电压 cmos 1.2 n/一个 LVCMOS12 非
1.5 n/一个 LVCMOS15 Yes
1.8 n/一个 LVCMOS18 Yes
2.5 n/一个 LVCMOS25 Yes
3.3 n/一个 LVCMOS33 Yes
LVTTL 低-电压 晶体管-晶体管 逻辑 3.3 n/一个 LVTTL 非
PCI 附带的 组件 interconnect 3.0 33 mhz pci33_3 非
SSTL stub 序列 terminated 逻辑 1.8 n/一个 (
±
6.7 毫安) sstl18_i Yes
n/一个 (
±
13.4 毫安) sstl18_ii 非
2.5 I sstl2_i Yes
II sstl2_ii Yes
差别的
LDT
(ulvds)
lightning 数据 运输 (hypertransport™)
逻辑
2.5
n/一个
ldt_25
非
LVDS 低-电压 差别的 signaling 标准 lvds_25 Yes
总线 blvds_25 非
扩展 模式 lvdsext_25 Yes
LVPECL 低-电压 积极的 发射级-结合 逻辑 2.5 n/一个 lvpecl_25 非
RSDS 减少-摆动 不同的ial signaling 2.5 n/一个 rsds_25 非
HSTL 差别的 高-速 transceiver 逻辑 1.8 II diff_hstl_ii_18 Yes
SSTL 差别的 stub 序列 terminated 逻辑 2.5 II diff_sstl2_ii Yes
: 点此下载
