AD557
rev. b
–3–
连接 这 ad557
这 ad557 有 被 配置 为 低 费用 和 使容易 的 appli-
cation. 所有 涉及, 输出 放大器 和 逻辑 连接 是
制造 内部. 在 增加, 所有 校准 修整 是 执行
在 这 工厂 使确信 指定 精度 没有 用户 修整.
这 仅有的 连接 decision 至 是 制造 用 这 用户 是 whether
这 输出 范围 desired 是 单极的 或者 双极. clean 电路
板 布局 是 facilitated 用 isolating 所有 数字的 位 输入 在
一个 一侧 的 这 包装; 相似物 输出 是 在 这 opposite 一侧.
单极的 0 v 至 2.56 v 输出 范围
图示 2 显示 这 配置 为 这 0 v 至 2.56 v 全部-
规模 输出 范围. 因为 的 它的 准确的 工厂 校准, 这
ad557 是 在tended 至 是 运作 没有 用户 修整 为 增益
和 补偿; 因此, 非 provisions 有 被 制造 为 此类 用户
修整. 如果 一个 小 增加 在 规模 是 必需的, 不管怎样, 它 将 是
accomplished 用 slightly altering 这 有效的 增益 的 这 输出
缓存区. 一个 电阻 在 序列 和 v
输出
sense 将 增加 这
输出 范围. 便条那 减少 这 规模 用 putting 一个电阻
在 序列 和 地 将 不 工作 合适的 预定的 至 这 代号-
依赖 电流 在 地. 调整 补偿 用 injecting 直流 在
地 是 不 推荐 为 这 一样 reason.
16
15
14
13
输出
放大
V
输出
V
输出
sense 一个
V
输出
sense b
地
图示 2. 0 v 至 2.56 v 输出 范围
双极 –1.28 v 至 +1.28 v 输出 范围
这 ad557 是 设计 为 运作 从 一个 单独的 电源
供应 和 是 因此 有能力 的 供应 仅有的 一个 单极的 0 v 至
2.56 v 输出 范围. 如果 一个 负的 供应 是 有, 双极
输出 范围 将 是 达到 用 合适的 输出 offsetting 和
范围调整. 图示 3 显示 如何 一个
±
1.28 v 输出 范围 将 是
达到 当 一个 –5 v 电源 供应 是 有. 这 补偿 是
提供 用 这 ad589 精确 1.2 v 涉及 这个 将
运作 从 一个 5 v 供应. 这 ad711 输出 放大器 能
提供 这 需要
±
1.28 v 输出 摆动 从
±
5 v 供应.
编码 是 complementary 补偿 二进制的.
–1.2v
4.7k
0.01
F
AD589
–5V
V
在
AD557
V
输出
= 0v 至 2.56v
5k
5k
4.53k
1.5k
500
双极
补偿
调整
0.01
F
0.01
F
AD711
–5V
+5V
V
O
+1.28 至
–1.27
输入 代号
00000000
10000000
11111111
V
输出
+1.28v
0V
–1.27v
图示 3. 双极 运作 的 ad557 从
±
5 v 供应
电路 描述
这 ad557 组成 的 四 主要的 函数的 blocks fabricated
在 一个 单独的 大而单一的 碎片 (看 图示 1). 这 主要的 d/一个 con-
verter 部分 使用 第八 equally weighted 激光器-修整 电流
来源 切换 在 一个 硅-chromium 薄的-影片 r/2r 电阻
ladder 网络 至 给 一个 直接 但是 unbuffered 0 mv 至 400 mV
输出 范围. 这 晶体管 那 表格这 dac switches 是
pnps; 这个 准许 直接 积极的-电压 逻辑 接口和 一个
零-为基础 输出 范围.
BIT1
(msb)
BIT8
(lsb)
地
CS
CE
控制
输入
数字的 输入 数据 (总线)
+
V
CC
l
2
L
控制
逻辑
8-位 电压-切换
d-至-一个 转换器
输出
放大
控制
放大
带宽-间隙
涉及
V
输出
V
输出
sense 一个
V
输出
sense b
l
2
l latches
地
图示 1. 函数的 块 图解
这 高-速 输出 缓存区 放大器 是 运作 在 这 nonin-
verting 模式 和 增益 决定 用 这 用户-连接
在 这 输出 范围 选择 管脚. 这 增益-设置 应用
电阻器 是 薄的 影片 激光器 修整 至 相一致 和 追踪 这
dac 电阻器 和 至 使确信 准确的 最初的 校准 的 这 输出-
放范围, 0 v 至 2.56 v. 这 放大器 输出 平台 是 一个
NPN晶体管 和 被动的 拉-向下 为 零-为基础 输出
能力 和 一个 单独的 电源 供应.
这 内部的 精确 电压 涉及 是 的 这 专利的
带宽-间隙 类型. 这个 设计 生产 一个 涉及 电压 的
1.2 v 和 因此, 不像 6.3 v 温度-补偿 zeners,
将 是 运作 从 一个 单独的, 低-电压 逻辑 电源 供应.
这 微处理器 接口 逻辑 组成 的 一个 8-位 数据
获得 和 控制 电路系统. 低 电源, 小 geometry 和 高
速 是 有利因素 的 这 i
2
l 设计 作 应用 至 这个 部分.
I
2
l 是 双极 处理 兼容 所以 那 这 效能 的 这
相似物 sections需要 不 是 compromised 至 provide 在-碎片
逻辑 能力. 这 控制 逻辑 准许 这 latches 至 是
运作 从 一个 解码 微处理器 地址 和 写 sig-
nal. 如果 这 应用 做 不 包含 一个
µ
p 或者 数据 总线, 线路
CS
和
CE
至 地面 renders 这 latches “transparent” 为
直接 dac 进入.
数字的 输入 代号 输出
二进制的 Hexadecimal Decimal 电压
0000 0000 00 0 0
0000 0001 01 1 0.010 v
0000 0010 02 2 0.020 v
0000 1111 0F 15 0.150 v
0001 0000 10 16 0.160 v
0111 1111 7F 127 1.270 v
1000 0000 80 128 1.280 v
1100 0000 C0 192 1.920 v
1111 1111 FF 255 2.55 v
: 点此下载
