AD573
rev. 一个
–6–
控制 和 定时 的 这 ad573
这 运作 的 这 ad573 是 控制 用 三 输入:
转变
,
HBE
和
LBE
.
开始 一个 转换
这 转换 循环 是 initiated 用 一个 积极的 going 转变
脉冲波 在 least 500 ns 宽. 这 rising 边缘 的 这个 脉冲波 resets
这 内部的 逻辑, clears 这 结果 的 这 previous 转换,
和 sets
DR
高. 这 下落 边缘 的 转变 begins 这
转换 循环. 当 转换 是 完成
DR
returns
低. 在 这 转换 循环,
HBE
和
LBE
应当 是 使保持
高. 如果
HBE
或者
LBE
变得 低 在 一个 转换, 这 数据
输出 缓存区 将 是 使能 和 intermediate 转换 re-
sults 将 是 呈现 在 这 数据 输出 管脚. 这个 将 导致
总线 conflicts 如果 其它 设备 在 一个 系统 是 trying 至 使用 这 总线.
t
CS
t
DSC
V
OH
+ v
OL
2
V
IH
+ v
IL
2
t
C
转变
DR
图示 9. 转变 定时
读 这 数据
这 三-状态 数据 输出 缓存区 是 使能 用
HBE
和
LBE
. 进入 时间 的 这些 缓存区 是 典型地 150 ns (250 maxi-
mum). 这 数据 输出 仍然是 有效的 直到 50 ns 之后 这 en-
能 信号 returns 高, 和 是 完全地 在 这 高
阻抗 状态 100 ns 后来的.
V
IH
+ v
IL
2
LBE
或者
HBE
t
HD
t
DD
V
OH
V
OL
数据
有效的
t
HL
高
阻抗
高
阻抗
DB0–DB7
或者
DB8–DB9
图示 10. 读 定时
定时 规格 (所有 grades, t
一个
= t
最小值
–T
最大值
)
参数 标识 最小值 典型值 最大值 单位
转变 脉冲波 宽度 t
CS
500 – – ns
DR
延迟 从 转变 t
DSC
– 1 1.5
µ
s
转换 时间 t
C
10 20 30
µ
s
数据 进入 时间 t
DD
0 150 250 ns
数据 有效的 之后
HBE
/
LBE
高 t
HD
50 – – ns
输出 float 延迟 t
HL
– 100 200 ns
微处理器 接口 considerations—
一般
当 一个 相似物-至-数字的 转换器 像 这 ad573 是 inter-
faced 至 一个 微处理器, 一些 详细信息 的 这 接口 必须
是 考虑. 第一, 一个 信号 至 开始 这 转换器 必须 是 gen-
erated; 然后 一个 适合的 延迟 时期 必须 是 允许 至 通过
在之前 有效的 转换 数据 将 是 读. 在 大多数 产品,
这 ad573 能 接口 至 一个 微处理器 系统 和 little
或者 非 外部 逻辑.
这 大多数 popular 控制 信号 配置 组成 的 de-
编码 这 地址 assigned 至 这 ad573, 然后 gating 这个 sig-
nal 和 这 系统’s wr 信号 至 发生 这 转变
脉冲波, 和 gating 它 和 rd 至 使能 这 输出 缓存区. 这
使用 的 一个 记忆 地址 和 记忆 wr 和 rd 信号 de-
注释 “memory-mapped” i/o 接合, 当 这 使用 的 一个
独立的 i/o 地址 空间 denotes “isolated i/o” 接合. 在
8-位 总线 系统, 这 10-位 ad573 将 occupy 二 locations
当 数据 是 至 是 读; 因此, 二 (通常地 consecutive) ad-
dresses 必须 是 解码. 一个 的 这 地址 能 也 是 使用
作 这 地址 这个 生产 这 转变 信号 在
wr 行动.
图示 11 显示 一个 generalized 图解 的 这 控制 逻辑 为
一个 ad573 连接 至 一个 8-位 数据 总线, 在哪里 二 地址
(模数转换器 地址 和 模数转换器 地址 + 1) 有 被 解码. 模数转换器
地址 开始 这 转换器 当 写 至 (这 真实的 数据 是-
ing 写 至 这 转换器 做 不 matter) 和 包含 这
高 字节 数据 在 读 行动. 模数转换器 地址 + 1 每-
形式 非 函数 在 写 行动, 但是 包含 这 低
字节 数据 在 读 行动.
图示 11. 一般ad573 接口 至 8-位 微处理器
在 系统 在哪里 这个 读-写 接口 是 使用, 在 least 30
microseconds (这 最大 转换 时间) 必须 是 允许
至 通过 在 开始 一个 转换 和 读 这 结果.
这个 延迟 或者 “timeout” 时期 能 是 执行 在 一个 短的
软件 routine 此类 作 一个 countdown 循环, 足够的 dummy 在-
structions 至 consume 30 microseconds, 或者 足够的 真实的 有用的
说明 至 consume 这 必需的 时间. 在 tightly-安排时间 sys-
tems, 这
DR
线条 将 是 读 通过 一个 外部 三-状态
缓存区 至 决定 precisely 当 一个 转换 是 完全.
高等级的 速 系统 将 choose 至 使用
DR
至 信号 一个 inter-
rupt 至 这 处理器 在 这 终止 的 一个 转换.
图示 12. 典型 ad573 接口 定时 图解
: 点此下载
