AD574A
rev. b–8–
这 全部-规模 修整 是 完毕 用 应用 一个 信号 1 1/2 lsb 在下
这 名义上的 全部 规模 (9.9963 为 一个 10 v 范围). 修整 r2 至
给 这 last 转变 (1111 1111 1110 至 1111 1111 1111).
双极 运作
这 连接 为 双极 范围 是 显示 在 图示 5.
又一次, 作 为 这 单极的 范围, 如果 这 补偿 和 增益 specifica-
tions 是 sufficient, 一个 或者 两个都 的 这 trimmers 显示 能 是
replaced 用 一个 50
Ω
±
1% fixed 电阻. 双极 校准 是
类似的 至 单极的 校准. 第一, 一个 信号 1/2 lsb 在之上
负的 全部 规模 (–4.9988 v 为 这
±
5 v 范围) 是 应用 和
r1 是 修整 至 给 这 第一 转变 (0000 0000 0000 至
0000 0000 0001). 然后 一个 信号 1 1/2 lsb 在下 积极的 全部
规模 (+4.9963 v 这
±
5 v 范围) 是 应用 和 r2 修整 至
给 这 last 转变 (1111 11111110 至 1111 1111 1111).
9
14
13
12
8
10
6
5
4
3
2
28
15
11
7
1
27
24
19
16
23
20
AD574A
STS
高
位
MIDDLE
位
低
位
+5V
+15V
–15V
dig com
12/8
CS
一个
O
r/c
CE
ref 在
ref 输出
bip 止
10V
在
20V
在
ana com
增益
R2
100
Ω
相似物
输入
5V
R1
100
Ω
10V
补偿
图示 5. 双极 输入 连接
控制 逻辑
这 ad574a 包含 在-碎片 逻辑 至 提供 转换 ini-
tiation 和 数据 读 行动 从 信号 commonly avail-
能 在 微处理器 系统. 图示 6 显示 这 内部的
逻辑 电路系统 的 这 ad574a.
这 控制 信号 ce,
CS
, 和 r/
C
控制 这 运作 的
这 转换器. 这 状态 的 r/
C
当 ce 和
CS
是 两个都
asserted 确定 whether 一个 数据 读 (r/
C
= 1) 或者 一个 转变
(r/
C
= 0) 是 在 progress. 这 寄存器 控制 输入 一个
O
和
12/
8
控制 转换 长度 和 数据 format. 这 一个
O
线条 是
通常地 系 至 这 least 重大的 位 的 这 地址 总线. 如果 一个
转换 是 started 和 一个
O
低, 一个 全部 12-位 转换 循环
是 initiated. 如果 一个
O
是 高 在 一个 转变 开始, 一个 shorter 8-位
转换 循环 结果. 在 数据 读 行动, 一个
O
deter-
mines whether 这 三-状态 缓存区 containing 这 8 msbs 的
这 转换 结果 (一个
O
= 0) 或者 这 4 lsbs (一个
O
= 1) 是
使能. 这 12/
8
管脚 确定 whether 这 输出 数据 是
至 是 有组织的 作 二 8-位 words (12/
8
系 至 数字的
一般) 或者 一个 单独的 12-位 文字 (12/
8
系 至 v
逻辑
). 这
12/
8
管脚 是 不 ttl-兼容 和 必须 是 hard-连线的 至
也 v
逻辑
或者 数字的 一般. 在 这 8-位 模式, 这
字节 addressed 当 一个
O
是 高 包含 这 4 lsbs 从 这
转换 followed 用 四 trailing zeroes. 这个 organization
准许 这 数据 线条 至 是 overlapped 为 直接 接口 至
8-位 buses 没有 这 需要 为 外部 三-状态 缓存区.
它 是 不 推荐 那 一个
O
改变 状态 在 一个 数据 读
运作. asymmetrical 使能 和 使不能运转 时间 的 这
三-状态 缓存区 可以 导致 内部的 总线 contention 结果
在 潜在的 损坏 至 这 ad574a.
读
转变
低 如果 转换
在 progress
值 的 a0
在 last 转变
COMMAND
EOC8
EOC12
从
便条 1
nibble 一个, b,
使能
nibble c
使能
nibble b = o
使能
至 输出
缓存区
开始 转变
状态
r/c
CE
CS
A0
12/8
(便条 2)
便条 1: 当 开始 转变 变得 低, 这 eoc (终止 的 转换) 信号 go low.
eoc8 returns 高 之后 一个 8-位 转换 循环 是 完全, 和 eoc12
returns 高 当 所有 12-位 有 被 转变. 这 eoc 信号 阻止
数据 从 正在 读 在 conversions.
便条 2: 12/8 是 不 一个 ttl-相容的 输入 和 应当 总是 是 连线的 直接地 至
V
逻辑
或者 数字的 一般.
图示 6. ad574a 控制 逻辑
一个 输出 信号, sts, indicates 这 状态 的 这 转换器.
sts 变得 高 在 这 beginning 的 一个 转换 和 returns 低
当 这 转换 循环 是 完全.
表格 i. ad574a 真实 表格
CE
CS
r/
C
12/
8
一个
O
运作
0 X X X X 毫无
X 1 X X X 毫无
1 0 0 X 0 initiate 12-位 转换
1 0 0 X 1 initiate 8-位 转换
1 0 1 管脚 1 X 使能 12-位 并行的 输出
1 0 1 管脚 15 0 使能 8 大多数 重大的 位
1 0 1 管脚 15 1 使能 4 lsbs + 4 trailing zeroes
定时
这 ad574a 是 容易地 连接 至 一个 宽 多样性 的 micropro-
cessors 和 其它 数字的 系统. 这 下列的 discussion 的
这 定时 (所需的)东西 的 这 ad574a 控制 信号 应当
提供 这 系统 设计者 和 有用的 insight 在 这 opera-
tion 的 这 设备.
表格 ii. 转变 开始 timing—full 控制 模式
标识 参数 最小值 典型值 最大值 单位
t
DSC
sts 延迟 从 ce 400 ns
t
HEC
ce 脉冲波 宽度 300 ns
t
SSC
CS
至 ce 建制 300 ns
t
HSC
CS
低 在 ce 高 200 ns
t
SRC
r/
C
至 ce 建制 250 ns
t
HRC
r/
C
低 在 ce 高 200 ns
t
SAC
一个
O
至 ce 建制 0 ns
t
HAC
一个
O
有效的 在 ce 高 300 ns
t
C
转换 时间
8-位 循环 10 24
µ
s
12-位 循环 15 35
µ
s
: 点此下载
