ad7804/ad7805/ad7808/ad7809
–7–rev. 一个
ad7804/ad7808 管脚 函数 描述
AD7804 AD7808
管脚 非. 管脚 非. Mnemonic 描述
1 1, 6 AGND 地面 涉及 要点 为 相似物 电路系统.
2, 3 2, 3 V
输出
b, v
输出
一个 相似物 输出 电压 从 这 dacs.
4 4 REFOUT 涉及 输出. 这个 是 一个 bandgap 涉及 和 是 典型地 1.23 v.
5
PD
起作用的 低 输入 使用 至 放 这 部分 在 低 电源 模式 减少 电流 消耗量
至 1
µ
一个.
7, 8 V
输出
f, v
输出
E 相似物 输出 电压 从 这 dacs.
59
FSIN
水平的-triggered 控制 输入 (起作用的 低). 这个 是 这 框架 同步 信号 为 这
输入 数据. 当
FSIN
变得 低, 它 使能 这 输入 变换 寄存器 和 数据 是 transferred
在 这 下落 edges 的 clkin.
610
LDAC LDAC
输入. 当 这个 数字的 输入 是 带去 低, 所有 dac 寄存器 是 同时发生地
updated 和 这 内容 的 这 数据 寄存器. 如果
LDAC
是 系 permanently 低, 或者 是
低 在 这 sixteenth 下落 时钟 边缘 和 定时 类似的 至 那 的 sdin, 一个 自动
更新 将 引领 放置.
7 11 SDIN 串行 数据 输入. 这些 设备 接受 一个 16-位 文字. 数据 是 clocked 在 这 输入 变换
寄存器 在 这 下落 边缘 的 clkin.
8 12 DGND 地面 涉及 要点 为 数字的 电路系统.
913DV
DD
数字的 电源 供应.
10 14 CLKIN 时钟 输入. 数据 是 clocked 在 这 输入 变换 寄存器 在 这 下落 edges 的 clkin.
职责 循环 应当 是 在 40% 和 60%.
11 15
CLR
异步的
CLR
输入. 当 这个 输入 是 带去 低, 所有 主要的 dac 输出 是
cleared 也 至 v
偏差
或者 至 v
偏差
/16 伏特. 所有 sub dacs 是 也 cleared 和 因此 这
转移 函数 的 这 主要的 dac 将 仍然是 集中 周围 这 v
偏差
要点.
16 NC 非 连接. 这个 管脚 应当 是 left 打开 电路.
17, 18 V
输出
h, v
输出
G 相似物 输出 电压 从 这 dacs.
12 20 REFIN 这个 是 一个 外部 涉及 输入 为 这 dacs. 当 这个 涉及 是 选择 为 一个
dac 在 这 控制 寄存器, 这 相似物 输出 从 这 选择 dac swings 周围 这个
要点.
13 21 竞赛 补偿 管脚. 这个 管脚 提供 一个 输出 从 这 内部的 v
DD
/2 分隔物 和 是
提供 为 交流 绕过 目的 仅有的. 这个 管脚 应当 是 decoupled 和 1 nf 电容
至 两个都 av
DD
和 agnd. 这个 管脚 能 是 过载 和 一个 外部 涉及, 因此
给 这 facility 为 二 外部 references 在 这 部分.
14, 15 22, 23 V
输出
d, v
输出
C 相似物 输出 电压 从 这 dacs.
16 19, 24 AV
DD
相似物 电源 供应. +3.3 v 至 +5 v.
ad7804 管脚 配置
顶 视图
(不 至 规模)
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
AGND
V
输出
B
V
输出
一个
REFOUT
FSIN
LDAC
SDIN
DGND
AV
DD
V
输出
C
V
输出
D
竞赛
REFIN
CLR
CLKIN
DV
DD
AD7804
ad7808 管脚 配置
顶 视图
(不 至 规模)
24
23
22
21
20
19
18
17
16
15
14
13
1
2
3
4
5
6
7
8
9
10
11
12
AD7808
nc = 非 连接
DGND
SDIN
LDAC
FSIN
V
输出
E
AGND
V
输出
B
V
输出
一个
REFOUT
V
输出
F
AGND
PD
DV
DD
CLKIN
CLR
NC
V
输出
H
AV
DD
V
输出
C
V
输出
D
竞赛
V
输出
G
AV
DD
REFIN
: 点此下载
