rev. B
2
ad7870/ad7875/ad7876
–9–
功能. 串行 数据 是 有 在 转换 和 一个 文字
长度 的 16 位; 四 leading zeros, followed 用 这 12-位 con-
版本 结果 开始 和 这 msb. 这 数据 是 同步
至 这 串行 时钟 输出 (sclk) 和 framed 用 这 串行
strobe (
SSTRB
). 数据 是 clocked 输出 在 一个 低 至 高 转变
的 这 串行 时钟 和 是 有效的 在 这 下落 边缘 的 这个 时钟
当 这
SSTRB
输出 是 低.
SSTRB
变得 低 在里面 三
时钟 循环 之后
CONVST
, 和 这 第一 串行 数据 位 (这 第一
leading 零) 是 有效的 在 这 第一 下落 边缘 的 sclk. 所有 三
串行 线条 是 打开-流 输出 和 需要 外部 拉-向上
电阻器.
这 串行 时钟 输出 是 获得 从 这 模数转换器 时钟 源,
这个 将 是 内部的 或者 外部. 正常情况下, sclk 是 必需的
在 这 串行 传递 仅有的. 在 这些 具体情况, 它 能 是 shut
向下 在 这 终止 的 转换 至 准许 多样的 adcs 至 share
一个 一般 串行 总线. 不管怎样, 一些 串行 系统 (e.g.,
tms32020) 需要 一个 串行 时钟 那 runs continuously. 两个都
选项 是 有 在 这 ad7870/ad7875/ad7876 使用
这 12/
8
/clk 输入. 和 这个 输入 在 –5 v, 这 串行 时钟
(sclk) runs continuously; 当 12/
8
/clk 是 在 0 v, sclk 是
转变 止 在 这 终止 的 传递.
模式 1 接口
转换 是 initiated 用 一个 低 going 脉冲波 在 这
CONVST
输入. 这 rising 边缘 的 这个
CONVST
脉冲波 开始 转换
和 驱动 这 追踪/支撑 放大器 在 它的 支撑 模式. 变换器-
sion 将 不 是 initiated 如果 这
CS
是 低. 这
BUSY
/
INT
状态
输出 假设 它的
INT
函数 在 这个 模式.
INT
是 正常情况下
高 和 变得 低 在 这 终止 的 转换. 这个
INT
线条 能
是 使用 至 中断 这 微处理器. 一个 读 运作 至 这
模数转换器 accesses 这 数据 和 这
INT
线条 是 重置 高 在 这 下降-
ing 边缘 的
CS
和
RD
. 这
CONVST
输入 必须 是 高
当
CS
和
RD
是 brought 低 为 这 模数转换器 至 运作 cor-
rectly 在 这个 模式. 这
CS
或者
RD
输入 应当 不 是 hard-
连线的 低 在 这个 模式. 数据 不能 是 读 从 这 部分
在 转换 因为 这 在-碎片 latches 是 无能
当 转换 是 在 progress. 在 产品 在哪里 准确的
抽样 是 不 核心的, 这
CONVST
脉冲波 能 是 发生
从 一个 微处理器
WR
线条 或者-gated 和 一个 解码 ad-
dress. 在 一些 产品, 取决于 在 电源 供应 转变-在
时间, 这 ad7870/ad7875/ad7876 将 执行 一个 转换
在 电源-向上. 在 这个 情况, 这
INT
线条 将 电源-向上 低 和 一个
dummy 读 至 这 ad7870/ad7875/ad7876 将 是 必需的
至 重置 这
INT
线条 在之前 开始 转换.
图示 9 显示 这 模式 1 定时 图解 为 一个 12-位 并行的
数据 输出 format (12/
8
/clk = +5 v). 一个 读 至 这 模数转换器 在
这 终止 的 转换 accesses 所有 12 位 的 数据 在 这 一样
时间. 串行 数据 是 不 有 为 这个 数据 输出 format.
图示 9. 模式 1 定时 图解, 12-位 并行的 读
补偿 和 全部-规模 adjustment—ad7875
类似的 至 这 ad7870, 大多数 的 这 dsp 产品 在 这个
这 ad7875 将 是 使用 将 不 需要 补偿 和 全部-规模
调整. 为 产品 那 做 需要 调整, 补偿
错误 必须 是 调整 在之前 全部-规模 (增益) 错误. 这个 是
达到 用 应用 一个 输入 电压 的 0.61 mv (1/2 lsb) 至
V
1
在 图示 8 和 调整 这 运算 放大 补偿 电压 直到 这
模数转换器 输出 代号 flickers 在 0000 0000 0000 和 0000
0000 0001. 为 全部-规模 调整, 应用 一个 输入 电压 的
4.9982 v (fs – 3/2 lsbs) 至 v
1
和 调整 r2 直到 这 模数转换器
输出 代号 flickers 在 1111 1111 1110 和 1111 1111
1111.
定时 和 控制
这 ad7870/ad7875/ad7876 是 有能力 的 二 基本 运行
模式. 在 这 第一 模式 (模式 1), 这
CONVST
线条 是 使用 至
开始 转换 和 驱动 这 追踪/支撑 在 它的 支撑 模式. 在
这 终止 的 转换 这 追踪/支撑 returns 至 它的 追踪 模式.
它 是 将 principally 为 数字的 信号 处理 和 其它
产品 在哪里 准确的 抽样 在 时间 是 必需的. 在 这些
产品, 它 是 重要的 那 这 信号 抽样 occurs 在 ex-
actly equal 间隔 至 降低 errors 预定的 至 抽样 uncer-
tainty 或者 jitter. 为 这些 具体情况, 这
CONVST
线条 是 驱动 用 一个
计时器 或者 一些 准确的 时钟 源.
这 第二 模式 是 达到 用 hard-线路 这
CONVST
线条
低. 这个 模式 (模式 2) 是 将 为 使用 在 系统 在哪里
这 微处理器 有 总的 控制 的 这 模数转换器, 两个都 初始的
这 转换 和 读 这 数据.
CS
开始 转换 和
这 微处理器 将 正常情况下 是 驱动 在 一个 wait 状态
为 这 持续时间 的 转换 用
BUSY
/
INT
.
数据 输出 formats
在 增加 至 这 二 运行 模式, 这 ad7870/ad7875/
ad7876 也 提供 一个 选择 的 三 数据 输出 formats, 一个
串行 和 二 并行的. 这 并行的 数据 formats 是 一个 单独的,
12-位 并行的 文字 为 16-位 数据 buses 和 一个 二-字节 format
为 8-位 数据 buses. 这 数据 format 是 控制 用 这 12/
8
/
clk 输入. 一个 逻辑 高 在 这个 管脚 选择 这 12-位 并行的
输出 format 仅有的. 一个 逻辑 低 或者 –5 v 应用 至 这个 管脚 al-
lows 这 用户 进入 至 也 串行 或者 字节 formatted 数据.
三 的 这 管脚 先前 assigned 至 这 四 msbs 在 paral-
lel 表格 是 now 使用 为 串行 communications 当 这
fourth 管脚 变为 一个 控制 输入 为 这 字节-formatted 数据.
这 三 可能 数据 输出 formats 能 是 选择 在 也
的 这 模式 的 运作.
并行的 输出 format
这 二 并行的 formats 有 在 这 部分 是 一个 12-位 宽
数据 文字 和 一个 二-字节 数据 文字. 在 这 第一, 所有 12 位 的
数据 是 有 在 这 一样 时间 在 db11 (msb) 通过
db0 (lsb). 在 这 第二, 二 读 是 必需的 至 进入 这
数据. 当 这个 数据 format 是 选择, 这 db11/hben 管脚
假设 这 hben 函数. hben 选择 这个 字节 的 数据
是 至 是 读 从 这 模数转换器. 当 hben 是 低, 这 更小的
第八 位 的 数据 是 放置 在 这 数据 总线 在 一个 读 运算-
限定; 和 hben 高, 这 upper 四 位 的 这 12-位 文字
是 放置 在 这 数据 总线. 这些 四 位 是 正确的 justified
和 因此 occupy 这 更小的 nibble 的 数据 当 这 upper
nibble 包含 四 zeros.
串行 输出 format
串行 数据 是 有 在 这 ad7870/ad7875/ad7876 当
这 12/
8
/clk 输入 是 在 0 v 或者 –5 v 和 在 这个 情况 这 db10/
SSTRB
, db9/sclk 和 db8/sdata 管脚 假设 它们的 串行
: 点此下载
