AD7878
–7–
rev. 一个
17 (16 读 加 1 写) 行动 所有 出现 在 t
低
时间
时期, 这 转换 时间 将 slip 用 17 clk 在 循环.
因此, 如果 读 或者 写 行动 能 出现 在 t
低
时期, 它 意思 那 这 转换 时间 为 这 模数转换器 能 相异
从 7
µ
s 至 9.12
µ
s (假设 8 mhz clk 在). 这个 calcula-
tion 假设 那里 是 一个 slippage 的 一个 clk 在 循环 为 各自
读 或者 写 运作.
初始的 一个 转换
转换 是 initiated 在 这 ad7878 用 asserting 这
CONVST
输入. 这个
CONVST
输入 是 一个 异步的 输入 indepen-
dent 的 也 这 模数转换器 或者 dsp clocks. 这个 是 essential 为 applica-
tions 在哪里 准确的 抽样 在 时间 是 重要的. 在 这些 applica-
tions 这 信号 抽样 必须 出现 在 exactly equal 间隔 至
降低 errors 预定的 至 抽样 uncertainty 或者 jitter. 在 这些 具体情况
这
CONVST
输入 是 驱动 从 一个 tamer 或者 一些 准确的 时钟
源. 在 receipt 的 一个
CONVST
脉冲波, 这 ad7878 acknowl-
edges 用 带去 这
BUSY
输出 低. 这个
BUSY
输出 能 是
使用 至 确保 非 总线 activity 当 这 追踪/支撑 变得 从 追踪
至 支撑 模式 (看 扩展 读/写 部分). 这
CONVST
输入 必须 停留 低 为 在 least 二 clk 在 时期. 这 追踪/
支撑 放大器 switches 从 这 追踪 至 支撑 模式 在 这 rising
边缘 的
CONVST
和 转换 是 也 initiated 在 这个 要点.
这
BUSY
输出 returns 高 之后 这
CONVST
输入 变得 高
和 这 模数转换器 begins 它的 successive approximation routine. once
转换 有 被 initiated 另一 转换 开始 应当 不
是 attempted 直到 这 全部 转换 循环 有 被 completed.
图示 5 显示 这 taming 图解 为 这 转换 开始.
在 产品 在哪里 准确的 抽样 是 不 核心的, 这
CONVST
脉冲波 能 是 发生 从 一个 微处理器
WR
或者
RD
线条 gated 和 一个 解码 地址 (不同的 从 这
AD7878
CS
地址). 便条 那 这
CONVST
脉冲波 宽度
必须 是 一个 最小 的 二 ad7878 clk 在 循环.
图示 5. 转换 开始 定时 图解
读/写 行动
这 ad7878 读/写 行动 组成 的 读 从 这
先进先出 记忆 和 读 和 writing 从 这 状态/控制
寄存器. 这些 行动 是 控制 用 这
CS
,
DMRD
,
DMWR
和 add0 逻辑 输入. 一个 描述 的 这些 行动
是 给 在 这 下列的 sections. 在 增加 至 这 基本 读/写
行动 那里 是 一个 扩展 读/写 运作. 这个 能
出现 如果 一个 读/写 运作 occurs 在 一个
CONVST
脉冲波.
这个 扩展 读/写 是 将 为 使用 和 microproces-
sors 那 能 是 驱动 在 一个 wait 状态, 和 这 scheme 是
推荐 为 产品 在哪里 一个 外部 计时器 控制
这
CONVST
输入 asynchronously 至 这 微处理器 读/
写 行动.
基本 读 运作
图示 6 显示 这 定时 图解 为 一个 基本 读 运作 在
这 ad7878.
CS
和
DMRD
going 低 accesses 数据 从
也 这 状态/控制 寄存器 或者 这 先进先出 记忆. 一个 读
运作 和 add0 低 accesses 数据 从 这 先进先出 当 一个
读 和 add0 高 accesses 数据 从 这 状态/ 控制
寄存器.
图示 6. 基本 读 运作
基本 写 运作
一个 基本 写 运作 至 这 ad7878 状态/控制 寄存器
组成 的 bringing
CS
和
DMWR
低 和 add0 高. 在-
ternally 这些 信号 是 gated 和 clk 在 至 提供 一个
内部的 寄存器 使能 信号 (看 图示 7). 这 脉冲波
宽度 的 这个 寄存器 使能 信号 是 effectively 这
overlap 在 这 clk 在 低 时间 和 这
DMWR
脉冲波.
这个 将 结果 在 shorter 写 脉冲波 widths, 数据 建制 时间
和 数据 支撑 时间 比 那些 给 用 这 微处理器.
这 定时 在 这 ad7878 定时 图解 的 图示 8 是 那里-
fore 给 和 遵守 至 这 内部的 寄存器 使能
信号 相当 比 这
DMWR
信号.
图示 7.
DMWR
内部的 逻辑
图示 8. 基本 写 运作
: 点此下载
