–5–
rev. 0
AD8582
计算数量 5 和 6 在 这 典型 效能 特性 秒-
tion 提供 信息 在 输出 摆动 效能 near
地面 和 全部-规模 作 一个 函数 的 加载. 在 增加 至 resis-
tive 加载 驱动 能力, 这 放大器 有 也 被 carefully
设计 和 典型 为 向上 至 500 pf 电容的 加载
驱动 能力.
涉及 部分
这 内部的 2.5 v curvature-corrected bandgap 电压 谈及-
ence 是 激光器 修整 为 两个都 最初的 精度 和 低 tempera-
ture 系数. 这 电压 发生 用 这 涉及 是
有 在 这 v
REF
管脚. 自从 v
REF
是 不 将 至 驱动 ex-
ternal 负载, 它 必须 是 缓冲. 这 相等的 发射级 fol-
更小的 输出 电路 的 这 v
REF
管脚 是 显示 在 图示 3.
bypassing 这 v
REF
管脚 将 改进 噪音 效能; 如何-
总是, bypassing 是 不 必需的 为 恰当的 运作. 图示 8
显示 broadband 噪音 效能.
电源 供应
这 非常 低 电源 消耗量 的 这 ad8582 是 一个 直接 re-
sult 的 一个 电路 设计 optimizing 使用 的 这 cbcmos 处理.
用 使用 这 低 电源 特性 的 这 cmos 为 这
逻辑, 和 这 低 噪音, tight 相一致 的 这 complementary
双极 晶体管 好的 相似物 精度 是 达到.
为 电源-消耗量 敏感的 产品 它 是 重要的 至
便条 那 这 内部的 电源 消耗量 的 这 ad8582 是
strongly 依赖 在 这 真实的 逻辑-输入 电压 水平
呈现 在 这 db0–db11,
CS
,
一个
/b, msb,
LDA
,
LDB
和
RST
管脚. 自从 这些 输入 是 标准 cmos 逻辑 struc-
tures 它们 contribute 静态的 电源 消耗 依赖 在 这
真实的 驱动 逻辑 v
OH
和 v
OL
电压 水平. 这 图表 在
图示 9 显示 这 效应 在 总的 ad8582 供应 电流 作 一个
函数 的 这 真实的 值 的 输入 逻辑 电压. conse-
quently, 为 最佳的 消耗 使用 的 cmos 逻辑 相比
ttl 提供 minimal 消耗 在 这 静态的 状态. 一个 v
INL
=
0 v 在 这 db0–11 管脚 提供 这 最低 备用物品 消耗
的 1 毫安 典型 和 一个 +5 v 电源 供应.
作 和 任何 相似物 系统, 它 是 推荐 那 这 ad8582
电源 供应 是 绕过 在 这 一样 pc card 那 包含
这 碎片. 图示 10 显示 这 电源 供应 拒绝 相比 fre-
quency 效能. 这个 应当 是 带去 在 账户 当
使用 高等级的 频率 切换-模式 电源 供应 和
波纹 发生率 的 100 khz 和 高等级的.
一个 有利因素 的 这 栏杆-至-栏杆 输出 放大器 使用 在 这
ad8582 是 这 宽 范围 的 usable 供应 电压. 这 部分 是
全部地 指定 和 测试 在 温度 为 运作 从
+4.75 v 至 +5.25 v. 如果 减少 线性 和 源 电流
能力 near 全部 规模 能 是 tolerated, 运作 的 这
ad8582 是 可能 向下 至 +4.3 伏特. 这 最小 operat-
ing 供应 电压 相比 加载 电流 plot, 在 图示 1, pro-
vides 信息 为 运作 在下 v
DD
= +4.75 v.
定时 和 控制
这 输入 寄存器 是 水平的 triggered 和 acquire 数据 从 这
数据 总线 在 这 时间 时期 当
CS
是 低. 这 输入 reg-
ister 选择 是 决定 用 这
一个
/b 选择 管脚, 看 表格 i.
为 一个 完全 描述. 当
CS
变得 高, 这 数据 是
latched 在 这 寄存器 和 使保持 直到
CS
returns 低. 这
最小 时间 必需的 为 这 数据 至 是 呈现 在 这 总线
在之前
CS
returns 高 是 called 这 数据 建制 时间 (t
DS
) 作 seen
在 定时 图解. 这 数据 支撑 时间 (t
DH
) 是 这 数量
的 时间 那 这 数据 有 至 仍然是 在 这 总线 之后
CS
变得
高. 这 高 速 定时 offered 用 这 ad8582 提供
为 直接 接口 和 非 wait states 在 所有 但是 这 fastest
微处理器.
这 数据 从 这 输入 寄存器 是 transferred 至 这 dac reg-
isters 用 这 起作用的 低
LDA
和
LDB
管脚. 如果 这些 输入 是
系 一起, 一个 单独的 逻辑 输入 能 执行 一个 翻倍 缓存区
更新 的 这 dac 寄存器, 这个 在 转变 同时发生地
改变 这 相似物 输出 电压 至 一个 新 值. 如果 这
LDA
和
LDB
管脚 是 连线的 低, 它们 变为 transparent. 在 这个
模式 这 输入 寄存器 数据 将 直接地 控制 这 输出
电压. 谈及 至 这 控制 逻辑 真实
表格 为 一个 com-
plete 描述.
单极的 输出 运作
这个 是 这 基本 模式 的 运作 为 这 ad8582. 这
ad8582 有 被 设计 至 驱动 负载 作 低 作 820
Ω
在 par-
allel 和 500 pf. 这 代号 表格 为 这个 运作 是 显示 在
表格 ii.
表格 ii. 单极的 代号 表格
Hexadecimal
号码 在 dac decimal 号码 相似物 输出
寄存器 在 dac 寄存器 电压 (v)
FFF 4095 + 4.095
801 2049 + 2.049
800 2048 + 2.048
7FF 2047 + 2.047
000 0 0
: 点此下载
