AD875
rev. 0
–6–
定义 的 规格
integral 非线性 (inl)
integral 非线性 谈及 至 这 背离 的 各自 单独的
代号 从 一个 线条 描绘 从 “zero” 通过 “full 规模.” 这
要点 使用 作 “zero” occurs 1/2 lsb 在之前 这 第一 代号
转变. “full scale” 是 定义 作 一个 水平的 1 1/2 lsb 在之外
这 last 代号 转变. 这 背离 是 量过的 从 这
中心 的 各自 particular 代号 至 这 真实 笔直地 线条.
差别的 非线性 (dnl, 非 missing 代号)
一个 完美的 模数转换器 exhibits 代号 transitions 那 是 exactly 1 lsb
apart. dnl 是 这 背离 从 这个 完美的 值. 它 是 常常
指定 在 条款 的 这 决议 为 这个 非 missing 代号
(nmc) 是 有保证的.
补偿 错误
这 第一 转变 应当 出现 在 一个 水平的 1/2 lsb 在之上
“zero.” 补偿 是 定义 作 这 背离 的 这 真实的 第一 代号
转变 从 那 要点.
增益 错误
这 第一 代号 转变 应当 出现 为 一个 相似物 值 1/2
lsb 在之上 名义上的 负的 全部 规模. 这 last 转变
应当 出现 为 一个 相似物 值 1 1/2 lsb 在下 这 名义上的
积极的 全部 规模. 增益 错误 是 这 背离 的 这 真实的
区别 在 第一 和 last 代号 transitions 和 这 完美的
区别 在 这 第一 和 last 代号 transitions.
pipeline 延迟 (latency)
这 号码 的 时钟 循环 在 转换 initiation 和
这 有关联的 输出 数据 正在 制造 有. 新 输出
数据 是 提供 每 时钟 循环.
涉及 强迫/sense 补偿
阻抗 在 这 涉及 输入 和 比较器 输入
tap 点 导致 补偿 errors. 这些 errors 能 是 nulled 输出 用
使用 这 强迫-sense 连接 作 显示 在 这 涉及
输入 部分.
theory 的 运作
这 ad875 使用 一个 pipelined multistage architecture 至 达到
高 样本 比率 和 低 电源. 这 multistage approach
distributes 这 转换 在 一些 小 一个/d sub-blocks,
refining 这 转换 和 progressively 高等级的 精度 作 它
passes 这 结果 从 平台 至 平台. 作 一个 consequence 的 这
distributed 转换, 这 ad875 需要 仅有的 一个 小 fraction
的 这 1023 comparators 那 将 是 必需的 在 一个 更多
传统的 10-位 flash 类型 一个/d. 一个 样本-和-支撑 (sha)
函数 在里面 各自 的 这 stages 准许 这 第一 平台 至
运作 在 一个 新 样本 的 这 输入 当 这 第二 和 第三
stages 运作 在 这 二 preceding 样本. 这个 “assembly
line” 运作 在 多样的 样本, 知道 作 pipelining, 准许
高等级的 throughput 在 这 费用 的 一些 延迟, 涉及 至 作
latency. (看 这 输出 定时 图解.)
这 详细地 运作 是 作 跟随: 这 第一 平台 制造 一个 4-位
估计 的 这 相似物 输入 电压 用 意思 的 这 第一 平台
一个/d sub-块. 这 第一 平台 估计 是 转变 至 相似物
表格 用 这 第一 平台 d/一个 和 subtracted 从 这 原来的
输入 信号. 这 remainder, 或者 residue, 是 这 区别
在 这 第一 平台 估计 和 这 真实的 相似物 输入.
next, 这 residue 是 amplified 和 passed 至 这 第二 平台
在哪里 另一 一个/d sub-块 制造 一个 4-位 估计 的 它的
值. 又一次 这 相似物 版本 的 这 估计 是 subtracted
从 这 信号 和 一个 甚至 finer residue 是 发生. 最终,
这 一个/d sub-块 在 这 last 平台 measures 这 值 的 这个
第二 平台 residue.
这 一个/d sub-blocks 在里面 各自 平台 是 的确 4-位 flash
转换器. ideally 3 位 在 这 第二 和 第三 stages 将
是 sufficient 为 一个 10-位 一个/d. 这 额外的 位 准许 为
数字的 纠正 的 errors 在 preceding stages, 减少 这
容忍 在 这 sub-块 组件 和 制造 一个 更多
强健的 一个/d. 这 涉及 ladders 为 所有 三 的 这些 flash
sub-blocks 是 连线的 在 并行的 和 连接 至 这 涉及
管脚 的 这 ad875.
inside 这 ad875 所有 信号 是 processed differentially. 这个
不 仅有的 enhances 这 内部的 动态 范围 的 这
组件 但是 提供 一个 高 水平的 的 噪音 免除 在 一个
数字的 环境.
应用 这 ad875
驱动 这 相似物 输入
这 高 输入 阻抗 和 低 输入 电容 特性 的
这 ad875 使简化 这 电流 和 安排好 时间 要求
放置 在 输入 驱动 电路系统. 图示 4 显示 这 相等的
输入 电路 的 这 ad875.
+5V
≈
3-4pf
1.6pf
Ø1
+V
Ø2
Ø1
AD875
Ø1 = clk
Ø2 = clk
AIN
AIN
39
40
图示 4. ad875 相等的 输入 结构
这 全部-规模 输入 范围 是 设置 用 这 电压 span, reftf-
refbf (看 “driving 这 reference” 部分). 这 推荐
span 应当 nominally 是 2 v 顶峰-至-顶峰. 这个 span 必须
仍然是 bounded 用 这 最小 和 最大 输入 范围
(指定 在 这 相似物 输入 部分 下面 直流 规格).
一些 例子 输入 范围 是 给 在 表格 i.
表格 i. 输入 范围 examples
–full 规模 +full 规模 输入
= refbf = reftf Span
(v) (v) (v)
+1.6 +3.6 +2.0
+2.0 +4.0 +2.0
+2.1 +4.1 +2.0
当 这 输入 阻抗 的 这 ad875 是 quite 高, 这
切换 电容 输入 结构 结果 在 一个 小 动态
输入 电流. 在 顺序 至 阻止 增益 变化 作 一个 结果 的
这 输入 电流, 维持 一个 源 阻抗 的 较少 比
: 点此下载
