ADMC300
–8–
rev. b
dsp 核心 architecture overview
图示 3 是 一个 整体的 块 图解 的 这 dsp 核心 的 这
admc300, 这个 是 为基础 在 这 fixed-要点 adsp-2171. 这
adsp-2171 有伸缩性的 architecture 和 comprehensive 操作指南
设置 准许 这 处理器 至 执行 多样的 行动 在 paral-
lel. 在 一个 处理器 循环 (40 ns 和 一个 12.5 mhz clkin) 这
dsp 核心 能:
• 发生 这 next 程序 地址.
• fetch 这 next 操作指南.
• 执行 一个 或者 二 数据 moves.
• 更新 一个 或者 二 数据 地址 pointers.
• 执行 一个 computational 运作.
这个 所有 takes 放置 当 这 处理器 持续 至:
• receive 和 transmit 通过 这 串行 端口.
• decrement 这 间隔 计时器.
• 发生 pwm 信号.
• 转变 这 模数转换器 输入 信号.
• 运作 这 encoder 接口 单位.
• 运作 所有 其它 peripherals 包含 这 auxiliary pwm 和
事件 计时器 subsystem.
这 处理器 包含 三 独立 computational 单位:
这 arithmetic 和 逻辑 单位 (alu), 这 乘法器/accumulator
(mac) 和 这 shifter. 这 computational 单位 处理 16-位
数据 直接地 和 有 provisions 至 支持 multiprecision
computations. 这 alu 执行 一个 标准 设置 的 arithmetic
和 逻辑 行动; 分隔 primitives 是 也 supported.
这 mac 执行 单独的-循环 乘以, 乘以/增加, 乘以/
减去 行动 和 40 位 的 accumulation. 这 shifter
执行 logical 和 arithmetic shifts, normalization, denormal-
ization, 和 derive exponent 行动. 这 shifter 能 是 使用
至 efficiently 执行 numeric format 控制 包含 floating-
要点 描述.
这 内部的 结果 (r) 总线 直接地 connects 这 computational
单位 所以 那 这 输出 的 任何 单位 将 是 这 输入 的 任何 单位
在 这 next 循环.
一个 powerful 程序 sequencer 和 二 专心致志的 数据 地址
发生器 确保 效率高的 传送 的 operands 至 这些 computa-
tional 单位. 这 sequencer 支持 conditional jumps 和
子例程 calls 和 returns 在 一个 单独的 循环. 和 内部的 循环
counters和 循环 stacks, 这 admc300 executes looped 代号
和 零 overhead; 非 explicit jump 说明 是 必需的
至 维持 这 循环.
总线
EXCHANGE
数据
地址
发生器
#2
数据
地址
发生器
#1
14
14
24
16
6
r 总线
16
COMPANDING
电路系统
dma 总线
pma 总线
dmd 总线
pmd 总线
程序
SEQUENCER
操作指南
寄存器
输入 regs
输出 regs
SHIFTER
输入 regs
输出 regs
MAC
输入 regs
输出 regs
ALU
串行
端口 0
receive reg
transmit reg
控制
逻辑
dm 内存
1K
16
pm 只读存储器
2K
24
pm 内存
4K
24
串行
端口 1
receive reg
transmit reg
5
计时器
图示 3. dsp 核心 块 图解
: 点此下载
