rev. B
adsp-21065l
–2–
544 kbits configurable 在-碎片 sram
双-ported 为 独立 进入 用 核心 处理器
和 dma
configurable 在 结合体 的 16-, 32-, 48-位 数据 和
程序 words 在 块 0 和 块 1
dma 控制
ten dma channels—two 专心致志的 至 这 外部 端口
和 第八 专心致志的 至 这 串行 端口
background dma transfers 在 向上 至 66 mhz, 在 并行的
和 全部 速 处理器 执行
执行 transfers 在:
内部的 内存 和 host
内部的 内存 和 串行 端口
内部的 内存 和 主控 或者 从动装置 sharc
内部的 内存 和 外部 记忆 或者 i/o 设备
外部 记忆 和 外部 设备
host 处理器 接口
效率高的 接口 至 8-, 16-, 和 32-位 微处理器
host 能 直接地 读/写 adsp-21065l iop 寄存器
Multiprocessing
distributed 在-碎片 总线 arbitration 为 glueless, 并行的
总线 连接 在 二 adsp-21065ls 加 host
132 mbytes/s 转移 比率 在 并行的 总线
串行 端口
独立 transmit 和 receive 功能
可编程序的 3-位 至 32-位 串行 文字 宽度
I
2
s 支持 准许 第八 transmit 和 第八 receive
途径
glueless 接口 至 工业 标准 codecs
tdm multichannel 模式 和
-law/一个-law 硬件
Companding
multichannel signaling 协议