adsp-21mod970
–7–rev. 0
慢 空闲
这 空闲 操作指南 是 增强 在 这 adsp-21mod970 至
let 这 modem pool’s 内部的 时钟 信号 是 slowed, 更远
减少 电源 消耗量. 这 减少 时钟 频率, 一个
可编程序的 fraction 的 这 正常的 时钟 比率, 是 指定 用 一个
可选择的 divisor 给 在 这 空闲 操作指南.
这 format 的 这 操作指南 是
空闲 (n);
在哪里
n
= 16, 32, 64 或者 128. 这个 操作指南 keeps 这 modem
pool 全部地 函数的, 但是 运行 在 这 slower 时钟 比率.
当 它 是 在 这个 状态, 这 modem pool’s 其它 内部的 时钟
信号, 此类 作 sclk, clkout 和 计时器 时钟, 是 减少
用 这 一样 比率. 这 default 表格 的 这 操作指南, 当 非
时钟 divisor 是 给, 是 这 标准 空闲 操作指南.
当 这 空闲 (
n
) 操作指南 是 使用, 它 effectively slows 向下
这 modem pool’s 内部的 时钟 和 因此 它的 回馈 时间 至
新当选的 中断. 这 一个-循环 回馈 时间 的 这 stan-
dard 空闲 状态 是 增加 用
n
, 这 时钟 divisor. 当 一个
使能 中断 是 received, 这 adsp-21mod970 将 仍然是
在 这 空闲 状态 为 向上 至 一个 最大 的
n
modem pool 循环
(
n
= 16, 32, 64 或者 128) 在之前 resuming 正常的 运作.
当 这 空闲 (
n
) 操作指南 是 使用 在 系统 那 有 一个
externally 发生 串行 时钟 (sclk), 这 串行 时钟 比率
将 是 faster 比 这 modem pool’s 减少 内部的 时钟
比率. 下面 这些 情况, 中断 必须 不 是 发生
在 一个 faster 比率 比 能 是 serviced, 预定的 至 这 额外的 时间
这 modem pool takes 至 来到 输出 的 这 空闲 状态 (一个 最大
的
n
循环).
系统 配置
图示 5 显示 一个 典型 multichannel modem 配置
和 这 adsp-21mod970. 一个 线条 接口 能 是 使用 至
连接 这 multichannel subscriber 或者 client 数据 stream 至 这
multichannel 串行 端口 的 这 adsp-21mod970. 这 adsp-
21mod970 能 支持 向上 至 64 途径. 这 idma 端口 的
这 adsp-21mod970 是 使用 至 给 一个 host 处理器 全部 进入
至 这 内部的 记忆 的 这 adsp-21mod970. 这个 lets 这
host dynamically 配置 这 adsp-21mod970 用 加载代号
和 数据 在 它的 内部的 记忆. 这个 配置 也 lets
SPORT
IDMAst/cntl
t1/e1
线条
接口
HOST
微观的
host 控制
host 地址
host 数据
状态
&放大;
控制
PAL
IDMA
PAL
idma 控制
idma 地址
状态
&放大; 控制
adsp-21mod970
(从动装置 模式)
SPORT
IDMAst/cntl
adsp-21mod970
(从动装置 模式)
SPORT
IDMAst/cntl
adsp-21mod970
(从动装置 模式)
SPORT
IDMAst/cntl
adsp-21mod970
(从动装置 模式)
图示 5. multichannel modem 配置
这 host 进入 server 数据 直接地 从 这 adsp-21mod970’s
内部的 记忆. 在 这个 配置, 这 modem 处理器 1
应当 是 放 在 host 记忆 模式 在哪里 模式 d = 1,
模式 c = 1, 模式 b = 0, 和 模式 一个 = 1 (看 表格 ii).
时钟 信号
这 adsp-21mod970 是 clocked 用 一个 ttl-兼容 时钟
信号 那 runs 在 half 这 操作指南 比率; 一个 26 mhz 输入时钟
产量 一个 19 ns 处理器 循环 (这个 是 相等的 至 52 mhz).
正常情况下, 说明 是 executed 在 一个 单独的 处理器 循环.
所有 设备 定时 是 相关的 至 这 内部的 操作指南 时钟
比率, 这个 是 表明 用 这 clkout 信号 当 使能.
这 时钟 输入 信号 是 连接 至 这 处理器’s clkin
输入.
这 clkin 输入 不能 是 halted, changed 在 运作,
或者 运作 在下 这 指定 频率 在 正常的 opera-
tion. 这 仅有的 例外 是 当 这 处理器 是 在 这 电源-
向下 状态. 为 额外的 信息, 谈及 至 chapter 9,
adsp-2100 家族 用户’s 手工的
,
第三 版本,
为 一个 详细地
explanation 的 这个 电源-向下 特性.
一个 时钟 输出 (clkout) 信号 是 发生 用 这 处理器
在 这 处理器’s 循环 比率.
重置
这
重置
信号 initiate 一个 重置 的 各自 modem 处理器 在
这 adsp-21mod970. 这
重置
信号 必须 是 asserted
在 这 电源-向上 sequence 至 使确信 恰当的 initialization.
重置
在 最初的 电源-向上 必须 是 使保持 长 足够的 至
let 这 内部的 clocks stabilize. 如果
重置
s 是 使活动 任何
时间 之后 电源-向上, 这 clocks continue 至 run 和 做 不
需要 stabilization 时间.
这 电源-向上 sequence 是 定义 作 这 总的 时间 必需的 为
这 振荡器 电路 至 stabilize 之后 一个 有效的 v
DD
是 应用 至
这 processors, 和 为 这 内部的 阶段-锁 循环 (pll)
至 锁 面向 这 明确的 频率. 一个 最小 的 2000 clkin
循环 确保 那 这 plls 有 锁, 但是 这个 做 不
包含 这 oscillators start-向上 时间. 在 这个 电源-向上
sequence, 这 重置 信号 应当 是 使保持 低. 在 任何 sub-
sequent resets, 这 重置 信号 必须 满足 这 最小
pulsewidth 规格, t
RSP
.
: 点此下载
