DS1251Y
2 的 13
内存 读 模式
这 ds1251y executes 一个 读 循环 whenever
我们
(写 使能) 是 inactive (高) 和
CE
(碎片
使能) 是 起作用的 (低). 这 唯一的 地址 指定 用 这 17 地址 输入 (a0-a18) 定义 这个 的
这 512k 字节 的 数据 是 至 是 accessed. 有效的 数据 将 是 有 至 这 第八 数据 输出 驱动器
在里面 t
ACC
(进入 时间) 之后 这 last 地址 输入 信号 是 稳固的, 供应 那
CE
和
OE
(输出
使能) 进入 时间 和 states 是 也 satisfied. 如果
OE
和
CE
进入 时间 是 不 satisfied, 然后 数据
进入 必须 是 量过的 从 这 后来的 occurring 信号 (
CE
或者
OE
) 和 这 限制的 参数 是 也
t
CO
为
CE
或者 t
OE
为
OE
相当 比 地址 进入.
内存 写 模式
这 ds1251y 是 在 这 写 模式 whenever 这
我们
和
CE
信号 是 在 这 起作用的 (低) 状态 之后
地址 输入 是 稳固的. 这 latter occurring 下落 边缘 的
CE
或者
我们
将 决定 这 开始 的 这
写 循环. 这 写 循环 是 terminated 用 这 早期 rising 边缘 的
CE
或者
我们
. 所有 地址 输入 必须
是 保持 有效的 全部地 这 写 循环.
我们
必须 返回 至 这 高 状态 为 一个 最小 恢复 时间
(t
WR
) 在之前 另一 循环 能 是 initiated. 这
OE
控制 信号 应当 是 保持 inactive (高) 在
写 循环 至 避免 总线 contention. 不管怎样, 如果 这 输出 总线 有 被 使能 (
CE
和
OE
起作用的)
然后 我们 将 使不能运转 这 输出 在 t
ODW
从 它的 下落 边缘.
数据 保持 模式
这 ds1251y 提供 全部 函数的 能力 为 v
CC
更好 比 v
TP
和 写 保护 用 4.25. 数据
是 maintained 在 这 absence 的 v
CC
没有 任何 额外的 支持 电路系统. 这 nonvolatile 静态的 内存
constantly monitors v
CC
. 应当 这 供应 电压 decay, 这 内存 automatically 写 保护 它自己.
所有 输入 至 这 内存 变为 “don’t care” 和 所有 输出 是 高 阻抗. 作 v
CC
falls 在下
大概 3.0 伏特, 这 电源 切换 电路 connects 这 lithium 活力 源 至 内存 至 retain
数据. 在 电源-向上, 当 v
CC
rises 在之上 大概 3.0 伏特, 这 电源 切换 电路
connects 外部 v
CC
至 这 内存 和 disconnects 这 lithium 活力 源. 正常的 内存 运作
能 重新开始 之后 v
CC
超过 4.5 伏特.
freshness seal
各自 ds1251y 是 运输 从 达拉斯市 半导体 和 它的 lithium 活力 源 disconnected,
insuring 全部 活力 capacity. 当 v
CC
是 第一 应用 在 一个 水平的 更好 比 v
TP
, 这 lithium 活力
源 是 使能 为 电池 backup 运作.
phantom 时钟 运作
交流 和 这 phantom 时钟 是 established 用 模式 recognition 在 一个 串行 位 stream 的 64
位 这个 必须 是 matched 用 executing 64 consecutive 写 循环 containing 这 恰当的 数据 在 dq0.
所有 accesses 这个 出现 较早的 至 recognition 的 这 64-位 模式 是 directed 至 记忆.
之后 recognition 是 established, 这 next 64 读 或者 写 循环 也 extract 或者 更新 数据 在 这
phantom 时钟, 和 记忆 进入 是 inhibited.
: 点此下载
