DS1844
9的14 101999
5-线 串行 接口
交流 电的 特性
(-40°c 至 +85°c; v
CC
=2.7v 至 5.5v)
参数 标识 最小值 典型值 最大值 单位 注释
端口 选择 建制 t
建制
30 ns 14, 21
r/
W
建制
t
建制
30
ns
14, 21
时钟 频率 f
CLK
直流 5
MHz
14, 15
宽度 的 clk 脉冲波 t
CH
50
ns 14, 15
数据 建制 时间 t
直流
30
ns 14, 15
数据 支撑 时间 t
CDH
0
ns 14, 15
progapation 延迟 时间 高 至 低
水平的 时钟 至 输出
t
DV
40 ns 14, 15
RST
高 至 时钟 输入 高
t
CC
50
ns 14, 15
RST
低 从 时钟 输入 高
t
HLT
50
ns 14, 15
RST
Inactive
t
RLT
125
ns 14, 15
clk 上升 时间, clk 下降 时间 t
CR
50 ns 14, 15
注释:
1.
所有 电压 是 关联 至 地面.
2.
i/o 管脚 的 快 模式 设备 必须 不 obstruct 这 sda 和 scl 线条 如果 v
CC
是 切换 止.
3.
I
CC
指定 和 sda 管脚 打开.
4.
I
STBY
指定 和 为 v
CC
equal 3.0v 和 5.0v 和 控制 端口 逻辑 管脚 是 驱动 至 这
适合的 逻辑 水平. 适合的 逻辑 水平 具体说明 那 逻辑 输入 是 在里面 一个 0.5-volt 的
地面 或者 v
CC
为 这 相应的 inactive 状态.
5.
之后 这个 时期, 这 第一 时钟 脉冲波 是 发生.
6.
一个 设备 必须 内部 提供 一个 支撑 时间 的 在 least 300 ns 为 这 sda 信号 (涉及 至 这
V
ih 最小值
的 这 scl 信号) 在 顺序 至 桥 这 未阐明的 区域 的 这 下落 边缘 的 scl.
7.
这 最大 t
HD:dat
有 仅有的 至 是 符合 如果 这 设备 做 不 stretch 这 低 时期 (t
低
) 的
这 scl.
8.
一个 快 模式 设备 能 是 使用 在 一个 标准 模式 系统, 但是 这 必要条件 t
SU:dat
> 250 ns
必须 然后 是 符合. 这个 将 automatically 是 这 情况 如果 这 设备 做 不 stretch 这 低
时期 的 这 scl 信号. 如果 此类 一个 设备 做 stretch 这 低 时期 的 这 scl 信号, 它 必须
输出 这 next 数据 位 至 这 sda 线条t
RMAX
+ t
SU:dat
= 1000+250=1250 ns 在之前 这 scl 线条
是 released.
9.
C
B
- 总的 电容 的 一个 总线 线条 在 picofarads, 定时 关联 至 (0.9)(v
CC
) 和 (0.1)
(v
CC
).
10.
典型 值 是 为ta = 25°c 和 名义上的 供应 电压.
: 点此下载
