®
10
ADS7844
cally 25pf). 之后 这 电容 有 被 全部地 charged, 那里
是 非 更远 输入 电流. 这 比率 的 承担 转移 从
这 相似物 源 至 这 转换器 是 一个 函数 的 转换
比率.
涉及 输入
这 外部 涉及 sets 这 相似物 输入 范围. 这
ads7844 将 运作 和 一个 涉及 在 这 范围 的
100mv 至 +v
CC
. 保持 在 mind 那 这 相似物 输入 是 这
区别 在 这 +in 输入 和 这 –in 输入 作 显示
在 图示 2. 为 例子, 在 这 单独的-结束 模式, 一个 1.25v
涉及, 和 和 这 com 管脚 grounded, 这 选择 输入
频道 (ch0 - ch7) 将 合适的 digitize 一个 信号 在 这
范围 的 0v 至 1.25v. 如果 这 com 管脚 是 连接 至 0.5v,
这 输入 范围 在 这 选择 频道 是 0.5v 至 1.75v.
那里 是 一些 核心的 items 涉及 这 涉及 输入
和 它的 宽 电压 范围. 作 这 涉及 电压 是 re-
duced, 这 相似物 电压 重量 的 各自 数字的 输出 代号
是 也 减少. 这个 是 常常 涉及 至 作 这 lsb (least
重大的 位) 大小 和 是 equal 至 这 涉及 电压
分隔 用 4096. 任何 补偿 或者 增益 错误 固有的 在 这 一个/d
转换器 将 呈现 至 增加, 在 条款 的 lsb 大小, 作 这
涉及 电压 是 减少. 为 例子, 如果 这 补偿 的 一个
给 转换器 是 2 lsbs 和 一个 2.5v 涉及, 然后 它 将
典型地 是 10 lsbs 和 一个 0.5v 涉及. 在 各自 情况, 这
真实的 补偿 的 这 设备 是 这 一样, 1.22mv.
likewise, 这 噪音 或者 uncertainty 的 这 digitized 输出 将
增加 和 更小的 lsb 大小. 和 一个 涉及 电压 的
100mv, 这 lsb 大小 是 24
µ
v. 这个 水平的 是 在下 这
内部的 噪音 的 这 设备. 作 一个 结果, 这 数字的 输出
代号 将 不 是 稳固的 和 相异 周围 一个 意思 值 用 一个
号码 的 lsbs. 这 分发 的 输出 代号 将 是
gaussian 和 这 噪音 能 是 减少 用 simply averaging
consecutive 转换 结果 或者 应用 一个 数字的 过滤.
和 一个 更小的 涉及 电压, 小心 应当 是 带去 至
提供 一个 clean 布局 包含 足够的 bypassing, 一个 clean
(低 噪音, 低 波纹) 电源 供应, 一个 low-noise reference,
和 一个 低-噪音 输入 信号. 因为 这 lsb 大小 是 更小的,
这 转换器 将 也 是 更多 敏感的 至 nearby 数字的
信号 和 电磁的 干扰.
这 电压 在 这 v
REF
输入 是 不 缓冲 和 直接地
驱动 这 电容 数字的-至-相似物 转换器 (cdac)
portion 的 这 ads7844. 典型地, 这 输入 电流 是
13
µ
一个 和 一个 2.5v 涉及. 这个 值 将 相异 用
microamps 取决于 在 这 结果 的 这 转换. 这
涉及 电流 diminishes 直接地 和 两个都 转换
比率 和 涉及 电压. 作 这 电流 从 这 涉及
是 描绘 在 各自 位 decision, clocking 这 转换器 更多
quickly 在 一个 给 转换 时期 将 不 减少
整体的 电流 流 从 这 涉及.
数字的 接口
图示 3 显示 这 典型 运作 的 这 ads7844’s
数字的 接口. 这个 图解 假设 那 这 源 的 这
数字的 信号 是 一个 微控制器 或者 数字的 信号 处理器
和 一个 基本 串行 接口 (便条 那 这 数字的 输入 是
在-电压 tolerant 向上 至 5.5v, regardless 的 +v
CC
). 各自
交流 在 这 处理器 和 这 转换器
组成 的 第八 时钟 循环. 一个 完全 转换 能
是 accomplished 和 三 串行 communications, 为 一个
总的 的 24 时钟 循环 在 这 dclk 输入.
这 第一 第八 时钟 循环 是 使用 至 提供 这 控制
字节 通过 这 din 管脚. 当 这 转换器 有 足够的
信息 关于 这 下列的 转换 至 设置 这 输入
多路调制器 appropriately, 它 enters 这 acquisition (样本)
模式. 之后 三 更多 时钟 循环, 这 控制 字节 是
完全 和 这 转换器 enters 这 转换 模式. 在
这个 要点, 这 输入 样本/支撑 变得 在 这 支撑 模式.
这 next twelve 时钟 循环 accomplish 这 真实的 相似物-
至-数字的 转换. 一个 thirteenth 时钟 循环 是 需要 为
这 last 位 的 这 转换 结果. 三 更多 时钟 循环
是 需要 至 完全 这 last 字节 (dout 将 是 低).
这些 将 是 ignored 用 这 转换器.
控制 字节
也 显示 在 图示 3 是 这 placement 和 顺序 的 这
控制 位 在里面 这 控制 字节. tables iii 和 iv 给
详细地 信息 关于 这些 位. 这 第一 位, 这 ‘s’ 位,
必须 总是 是 高 和 indicates 这 开始 的 这 控制
字节. 这 ads7844 将 ignore 输入 在 这 din 管脚 直到
这 开始 位 是 发现. 这 next 三 位 (a2 - a0) 选择
这 起作用的 输入 频道 或者 途径 的 这 输入 多路调制器
(看 tables i 和 ii 和 图示 2).
图示 2. simplified 图解 的 这 相似物 输入.
转换器
+IN
–在
CH0
CH1
CH2
CH3
a2-a0
(显示 00o
B
)
(1)
sgl/dif
(显示 高)
CH4
CH5
CH6
CH7
COM
便条: (1) 看 真实 tables,
表格 1 &放大; 表格 2 为 地址 编码.
: 点此下载
