4
ADS821
®
管脚 DESIGNATOR 描述
1 地 地面
2 B1 位 1, 大多数 重大的 位
3 B2 位 2
4 B3 位 3
5 B4 位 4
6 B5 位 5
7 B6 位 6
8 B7 位 7
9 B8 位 8
10 B9 位 9
11 B10 位 10, least 重大的 位
12 DNC 做 不 连接.
13 DNC 做 不 连接.
14 地 地面
15 +V
S
+5v 电源 供应
16 CLK 转变 时钟 输入, 50% 职责 循环
17 +V
S
+5v 电源 供应
18 OE hi: 高 阻抗 状态. lo 或者 floating: 也不-
mal 运作. 内部的 拉-向下 电阻.
19 MSBI 大多数 重大的 位 倒置, hi: msb inverted
为 complementary 输出. lo 或者 floating: 笔直地
输出. 内部的 拉-向下 电阻.
20 +V
S
+5v 电源 供应
21 REFB bottom 涉及 绕过. 为 外部 绕过-
ing 的 内部的 +1.25v 涉及.
22 CM 一般模式 电压. 它 是 获得 用 (reft +
refb)/2.
23 REFT 顶 涉及 绕过. 为 外部 bypassing
的 内部的 +3.25v 涉及.
24 +V
S
+5v 电源 供应
25 地 地面
26 在 输入
27 在 complementary 输入
28 地 地面
管脚 描述
管脚 配置
顶 视图 SOIC
GND
位 1(msb)
位 2
位 3
位 4
位 5
位 6
位 7
位 8
位 9
位 10 (lsb)
DNC
DNC
地
GND
IN
IN
GND
+V
S
REFT
CM
REFB
+V
S
MSBI
OE
+V
S
CLK
+V
S
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
ADS821
dnc: 做 不 连接
定时 图解
标识 描述 最小值 典型值 最大值 单位
t
CONV
转变 时钟 时期 25 100
µ
sns
t
L
时钟 脉冲波 低 12 12.5 ns
t
H
时钟 脉冲波 高 12
(2)
12.5 ns
t
D
aperture 延迟 2 ns
t
1
数据 支撑 时间, c
L
= 0pf 3.9 ns
t
2
新 数据 延迟 时间, c
L
= 15pf 最大值 12.5 ns
便条: (1) “ ” indicates 这 portion 的 这 波形 那 将 stretch 输出 在 slower 样本 比率.
(2) t
H
必须 是 13ns 最小 如果 非 missing 代号 是 desired 仅有的 为 这 情况 的 t
CONV
≤
28ns
和 f
在
<2mhz 为 这 soic 包装. 为 最好的 效能 在 这 ssop 包装, t
H
必须 是 13ns
最小 为 所有 输入 发生率 和 t
CONV
≤
28ns. 谈及 至 这 时钟 (所需的)东西 为 一个 可能
时钟 skew 电路 为 这个 情况.
追踪
Hold
"n"
Hold
"n + 1"
Hold
"n + 2"
Hold
"n + 3"
Hold
"n + 4"
Hold
"n + 5
"
Hold
"n + 6"
追踪
数据 valid
n-7
数据 valid
n-6
INTERNAL
追踪/支撑
CONVERT
时钟
OUTPUT
数据
t
D
t
2
t
1
数据 latency
(6.5 时钟 循环)
t
CONV
t
L
t
H
追踪 追踪 追踪 追踪
n-3n-5 n-4 n-2 n-1
N
追踪 追踪
数据 有效的
n-8
(1)
数据 invalid
: 点此下载
