7/40
¡ 半导体
msm7719-01
BCLKA
变换 时钟 输入 为 这 adpcm 数据 (是, ir).
这 频率 是 从 64 khz 至 2048 khz.
SYNCA
8 khz 同步的 信号 输入 为 adpcm 数据.
同步 这个 数据 和 bclka 信号. synca 是 使用 为 表明 这 msb 的 这 串行
adpcm 数据 stream.
BCLKP
变换 时钟 输入 为 这 pcm 数据 (pcmlno/pcmlni, pcmaco/pcmaci, pcmado/
pcmadi). 这 频率 是 设置 在 这 范围 的 64 khz 至 2048 khz.
SYNCP
8 khz 同步的 信号 输入 为 pcm 数据.
这个 信号 必须 是 同步 和 这 bclkp 信号.
mcusl, mtype
如果 这 微控制器 接口 是 不 至 是 使用, 设置 这 mcusl 输入 管脚 至 逻辑 “1”. 这个 设置
skips 这 intitial 模式 作 这 运行 模式. 为 这 mtype 管脚, 这个 是 这 微控制器
接口 选择 管脚, 逻辑 “0” sets 这 读/写 独立 控制 模式 和 逻辑 “1” sets
读/写 shared 控制 模式.
当 这个 管脚 控制 是 不 使用 (i.e., 当 controlling 用 这 控制 寄存器), 设置 这些 管脚 至 逻辑
“0”.
CS
,
RD
,
WR
一个 19-字节 控制 寄存器 是 提供 在 这个 lsi 设备. 数据 是 读 和 写 用 使用 这些 管脚
从 这 外部 微控制器. 看 这 微控制器 写 和 读 定时 图解 在 这
电的 特性.
当 这个 管脚 控制 是 不 使用 (i.e., 当 controlling 用 这 控制 寄存器), 设置 这些 管脚 至 逻辑
“1”.
a4-a0, d7-d0
a4-a0 是 地址 输入 管脚 的 这 控制 寄存器, 和 d7-d0 是 数据 i/o pins.
当 这个 管脚 控制 是 不 使用 (i.e., 当 controlling 用 这 控制 寄存器), 设置 这些 管脚 至 逻辑
“0”.
INT
保留.
PCMSL
保留.
: 点此下载
