4/20
¡ 半导体
msm80c48/49/50, msm80c35/39/40
管脚 描述
标识
类型 描述
P1
0
-p1
7
(端口 1)
8-位 quasi-双向的 porti/o
P2
0
-p2
7
(端口 2)
8-位 quasi-双向的 端口
这 高-顺序 四 位 的 外部 程序 记忆 地址 能 是 输出
从 p2.0-p2.3, 至 这个 这 i/o expander msm82c43rs 将 也 是 连接.
i/o
DB
0
-db
7
(总线)
双向的 端口
这 低-顺序 第八 位 的 外部 程序 记忆 地址 能 是 输出
从 这个 端口, 和 这 addressed 操作指南 是 fetched 下面 这 控制 的
PSEN
信号. 也, 这 外部 数据 记忆 地址 是 输出, 和 数据 是
读 和 写 synchronously 使用
RD
和
WR
信号.
这 端口 能 也 提供 作 也 一个 statically latched 输出 端口 或者 一个
非-闭锁 输入 端口.
i/o
T0
(测试 0)
这 输入 能 是 测试 和 这 conditional jump 说明 jt0 和 jnt0.
这 执行 的 这 ent0 clk 操作指南 导致 一个 时钟 输出.
i/o
T1
(测试 1)
这 输入 能 是 测试 和 这 conditional jump 说明 jt1 和 jnt1.
这 执行 的 一个 strt cnt 操作指南 导致 一个 内部的 计数器 输入.
I
INT
(中断)
中断 输入. 如果 中断 是 使能,
INT
输入 initiates 一个 中断.
中断 是 无能 之后 一个 重置.
也 testable 和 一个 jni 操作指南. 能 是 使用 至 terminate 这 电源-向下
模式. (起作用的 "0" 水平的)
I
RD
(读)
一个 信号 至 读 数据 从 外部 数据 记忆. (起作用的 "0" 水平的)o
WR
(写)
一个 信号 至 写 数据 至 外部 数据 记忆. (起作用的 "0" 水平的)o
ALE
地址 &放大;
数据 获得
时钟
这个 信号 是 发生 在 各自 循环. 它 将 是 使用 作 一个 时钟 输出.
外部 数据 记忆 或者 外部 程序 记忆 是 addressed 在之上 这
下落 边缘. 为 这 外部 只读存储器, 这个 信号 是 使用 至 获得 这 总线 端口 数据
在之上 这 ale 信号 上升-向上 之后 这 执行 的 这 outl 总线, 一个 操作指南.
O
PSEN
程序
store 使能
一个 信号 至 fetch 一个 操作指南 从 外部 程序 记忆
(起作用的 "0" 水平的)
O
重置 重置
输入 initialize 这 处理器. (起作用的 "0" 水平的)
使用 至 terminate 这 电源-向下 模式.
I
SS
(单独的 步伐)
一个 程序 是 executed 步伐 用 步伐. 这个 管脚 能 也 是 使用 至 控制
内部的 振动 当 这 电源-向下 模式 是 重置.
(起作用的 "0" 水平的)
I
EA
(外部 进入)
当 使保持 在 高 水平的, 所有 说明 是 fetched 从 外部 记忆.
(起作用的 "1" 水平的)
I
PROG
(expander strobe)
这个 输出 strobes 这 msm82c43rs i/o expander.o
: 点此下载
