pic16c63a/65b/73b/74b
1998 微芯 技术 公司 ds30605a-页 9
portc 是 一个 bi-directional i/o 端口.
rc0/t1oso/t1cki 15 16 32 i/o ST rc0 能 也 是 这 timer1 振荡器 输出 或者 一个
timer1 时钟 输入.
rc1/t1osi/ccp2
16 18 35 i/o ST rc1 能 也 是 这 timer1 振荡器 输入 或者
capture2 输入/compare2 输出/pwm2 输出.
rc2/ccp1
17 19 36 i/o ST rc2 能 也 是 这 capture1 输入/compare1 输出/
pwm1 输出.
rc3/sck/scl
18 20 37 i/o ST rc3 能 也 是 这 同步的 串行 时钟 输入/
输出 为 两个都 spi 和 i
2
c 模式.
rc4/sdi/sda
23 25 42 i/o ST rc4 能 也 是 这 spi 数据 在 (spi 模式) 或者
数据 i/o (i
2
c 模式).
rc5/sdo
24 26 43 i/o ST rc5 能 也 是 这 spi 数据 输出
(spi 模式).
rc6/tx/ck
25 27 44 i/o ST rc6 能 也 是 这 通用同步/异步串行接收/发送器 异步的 transmit 或者
同步的 时钟.
rc7/rx/dt
26 29 1 i/o ST rc7 能 也 是 这 通用同步/异步串行接收/发送器 异步的 receive 或者
同步的 数据.
portd 是 一个 bi-directional i/o 端口 或者 并行的 从动装置 端口
当 接合 至 一个 微处理器 总线.
rd0/psp0 19 21 38 i/o st/ttl
(3)
rd1/psp1 20 22 39 i/o st/ttl
(3)
rd2/psp2 21 23 40 i/o st/ttl
(3)
rd3/psp3 22 24 41 i/o st/ttl
(3)
rd4/psp4 27 30 2 i/o st/ttl
(3)
rd5/psp5 28 31 3 i/o st/ttl
(3)
rd6/psp6 29 32 4 i/o st/ttl
(3)
rd7/psp7 30 33 5 i/o st/ttl
(3)
porte 是 一个 bi-directional i/o 端口.
re0/rd
/an5
(5)
8 9 25 i/o st/ttl
(3)
re0 能 也 是 读 控制 为 这 并行的 从动装置 端口,
或者 相似物 input5.
re1/wr
/an6
(5)
9 10 26 i/o st/ttl
(3)
re1 能 也 是 写 控制 为 这 并行的 从动装置 端口,
或者 相似物 input6.
re2/cs
/an7
(5)
10 11 27 i/o st/ttl
(3)
re2 能 也 是 选择 控制 为 这 并行的 从动装置
端口, 或者 相似物 input7.
V
SS
12,31 13,34 6,29 P — 地面 涉及 为 逻辑 和 i/o 管脚.
V
DD
11,32 12,35 7,28 P — 积极的 供应 为 逻辑 和 i/o 管脚.
NC — 1,17,28,
40
12,13,
33,34
— 这些 管脚 是 不 内部 连接. 这些 管脚 应当
是 left unconnected.
表格 1-2: pic16c65b/pic16c74b 引脚 描述 (内容.’d)
管脚 名字
插件
Pin#
PLCC
Pin#
QFP
Pin#
i/o/p
类型
缓存区
类型
描述
legend: i = 输入 o = 输出 i/o = 输入/输出 p = 电源
— = 不 使用 ttl = ttl 输入 st = 施密特 触发 输入
便条 1: 这个 缓存区 是 一个 施密特 触发 输入 当 configured 作 一个 外部 中断.
2: 这个 缓存区 是 一个 施密特 触发 输入 当 使用 在 串行 程序编制 模式.
3: 这个 缓存区 是 一个 施密特 触发 输入 当 configured 作 一般 目的 i/o 和 一个 ttl 输入 当 使用 在 这 并行的
从动装置 端口 模式 (为 接合 至 一个 微处理器 总线).
4: 这个 缓存区 是 一个 施密特 触发 输入 当 configured 在 rc 振荡器 模式 和 一个 cmos 输入 否则.
5: 这 一个/d 单元 是 不 有 在 这 pic16c65b.
: 点此下载
