I
2
c 双向的 模式
这 st24xy21 能 是 切换 从 transmit 仅有的
模式 至 i
2
c 双向的 模式 用 应用 一个 有效的
高 至 低 转变 在 这 scl 管脚 (看 图示 4).
– 当 这 st24lc21b (或者 这 st24fc21) 是 在
这 i
2
c 双向的 模式, 这 vclk 输入
(管脚 7) 使能 (或者 inhibits) 这 执行 的
任何 写 操作指南: 如果 vclk = 1, 写 instruc-
tions 是 executed; 如果 vclk = 0, 写 instruc-
tions 是 不 executed.
– 当 这 st24lw21 (或者 这 st24fw21) 是 在
这 i
2
c 双向的 模式, 这 写 控制
(wc 在 管脚 3) 输入 使能 (或者 inhibits) 这
执行 的 任何 写 操作指南: 如果 wc = 1,
写 说明 是 executed;如果 wc = 0,
写 说明 是 不 executed.
这 st24xy21 是 兼容 和 这 i
2
c 标准,
二 线 串行 接口 这个 使用 一个 双向的
数据 总线 和 串行 时钟. 这 设备 carries 一个
建造-在 4 位, 唯一的 设备 identification 代号
(1010) named 设备 选择 代号 相应的
至 这 i
2
c 总线 定义.
这 st24xy21 behaves 作 一个 从动装置 设备 在 这
I
2
c 协议 和 所有 记忆 行动 synchro-
nized 用 这 串行 时钟 scl. 读 和 写
行动 是 initiated 用 一个 开始 情况 gen-
erated 用 这 总线 主控. 这 开始 情况 是
followed 用 一个 stream 的 7 位 (设备 选择 代号
1010xxx), 加 一个 读/写 位 和 terminated
用 一个 acknowledge 位.
当 数据 是 写 在 这 记忆, 这
st24xy21 responds 至 这 8 位 received 用 作-
serting 一个 acknowledge 位 在 这 9th 位 时间.
当 数据 是 读 用 这 总线 主控, 它 必须
acknowledges 这 receipt 的 这 数据 字节 在 这
一样 方法. 数据 transfers 是 terminated 和 一个
停止 情况 (看 读 和 写 descrip-
tions 在 这 下列的 页).
电源 在 重置: v
CC
锁 输出 写 保护
在 顺序 至 阻止 数据 corruption 和 inadvertent
写 行动 在 电源 向上, 一个 电源 在
重置 (por) 电路 是 执行. 直到 这 v
CC
电压 有 reached 这 por 门槛 值
(周围 3v), 这 内部的 重置 是 起作用的, 所有 opera-
tions 是 无能 和 这 设备 将 不 respond
至 任何 command. 在 这 一样 方法, 当 v
CC
drops
向下 从 这 运行 电压 至 在下 这 por
门槛 值, 所有 行动 是 无能 和 这
设备 将 不 respond 至 任何 command. 一个 稳固的
V
CC
必须 是 应用 在之前 应用 任何 逻辑
信号.
AI01892
SCL
SDA
VCLK
transmit 仅有的 模式
1
2
89
MSB
ACK
开始
情况
- temporary bi-directional 模式
(st24fc21 和 st24fw21)
- 锁 bi-directional 模式
(st24lc21b 和 st24lw21)
- 锁 bi-directional
模式 (st24fc21
和 st24fw21)
图示 4. 转变 从 transmit 仅有的 (ddc1) 至 bi-directional (ddc2b) 模式 波形
5/21
st24lc21b, st24lw21, st24fc21, st24fw21
: 点此下载
