3/18
m95040, m95020, m95010
在 这 rising 边缘 的 这 时钟 输入. 这 输出
数据 在 这 q 管脚 改变 状态 之后 这 下落
边缘 的 这 时钟 输入.
碎片 选择 (s
)
当 s
是 高, 这 记忆 设备 是 deselected,
和 这 q 输出 管脚 是 使保持 在 它的 高 阻抗
状态. 除非 一个 内部的 写 运作 是
进行中的, 这 记忆 设备 是 放置 在 它的
保卫-用 电源 模式.
之后 电源-在, 一个 高-至-低 转变 在 s
是
必需的 较早的 至 这 开始 的 任何 运作.
写 保护 (w
)
这个 管脚 是 为 硬件 写 保护. 当 w
是 低, 写 至 这 设备 是 无能, 但是 所有
其它 行动 仍然是 使能. 当 w
是 高,
写 行动 是 使能. 如果 w
变得 低 在 任何
时间 在之前 这 last 位, d0, 的 这 数据 stream, 这
写 使能 获得 是 重置, 因此 阻止 这
写 从 带去 效应. 非 action 在W
或者 在 这
写 使能 获得 能 中断 一个 写 循环 这个
有 commenced, though.
支撑 (支撑
)
这 支撑
管脚 是 使用 至 pause 这 串行
communications 在 这 spi 记忆 和
控制, 没有 losing 位 那 有 already
被 解码 在 这 串行 sequence. 为 一个 支撑
情况 至 出现, 这 记忆 设备 必须
already 有 被 选择 (s
= 0). 这 支撑
情况 开始 当 这 支撑
管脚 是 使保持 低
当 这 时钟 管脚 (c) 是 也 低 (作 显示 在
图示 14).
在 这 支撑 情况, 这 q 输出 管脚 是 使保持
在 它的 高 阻抗 状态, 和 这 水平 在 这
输入 管脚 (d 和 c) 是 ignored 用 这 记忆
设备.
它 是 可能 至 deselect 这 设备 当 它 是 安静的
在 这 支撑 状态, 因此 resetting whatever
转移 had 被 在 progress. 这 记忆
仍然是 在 这 支撑 状态 作 长 作 这 支撑
管脚
是 低. 至 重新开始 交流 和 这 设备, 它
是 需要 两个都 至 除去 这 支撑 情况 (用
带去 支撑
高) 和 至 选择 这 记忆 (用
带去 s
低).
这 记忆 能 是 驱动 用 一个 微控制器
和 它的 spi 附带的 运动 在 也 的 这 二
下列的 模式: (cpol, cpha) = (’0’,’0’) 或者
(cpol,cpha) = (’1’,’1’).
为 这些 二 模式, 输入 数据 是 latched 在 用
这 低 至 高 转变 的 时钟 c, 和 输出
数据 是 有 从 这 高 至 低 转变 的
时钟 (c).
这 区别 在 (cpol, cpha) = (0, 0)
和 (cpol, cpha) = (1, 1) 是 这 stand-by
极性: c 仍然是 在 ’0’ 为 (cpol, cpha) = (0,
0) 和 c 仍然是 在 ’1’ 为 (cpol, cpha) = (1, 1)
当 那里 是 非 数据 转移.
行动
所有 说明, 地址 和 数据 是 shifted
serially 在 和 输出 的 这 碎片. 这 大多数 重大的
位 是 提交 第一, 和 这 数据 输入 (d)
抽样 在 这 第一 rising 边缘 的 这 时钟 (c)
之后 这 碎片 选择 (s
) 变得 低.
图示 3. 微控制器 和 记忆 设备 在 这 spi 总线
AI01958C
主控
(st6, st7, st9,
st10, 其他)
M95xxx
SDO
SDI
SCK
CQD
S
M95xxx
CQD
S
M95xxx
CQD
S
CS3 CS2 CS1
spi 接口 和
(cpol, cpha) =
('0', '0') 或者 ('1', '1')
: 点此下载
