管脚 描述
(持续)
电阻 的 2 k
Ω
或者 较少 应当 是 连接 从 这 输入
一侧 的 这 连接 cap 至 管脚 21 (地) 通过 一个 短的 path.
看
图示 8
为 这 输入 图式.
管脚 13 — H DR 职责 cntl:
一个 直流 电压 应用 至 这个
管脚 sets 这 职责 循环 的 这 horizontal 驱动 输出 (管脚 19),
和 一个 范围 的 大概 30
%
–70
%
. 2V sets 这 职责
循环 至 50
%
. 看
图示 9
为 这 输入 图式.
管脚 14 — H 驱动 EN :
一个 低 逻辑 水平的 输入 使能 H
驱动 输出 (管脚 19). 看
图示 10
为 这 输入 图式.
管脚 15 — x-ray 关闭:
这个 管脚 是 为 monitoring
CRT anode 电压. 如果 这 输入 电压 超过 一个 内部的
门槛, H 驱动 输出 (管脚 19) 是 latched 高 和 VIDEO
沉默的 (管脚 4) 是 latched 低. V
CC
有 至 是 减少 至 在下
大概 2V 至 clear 这 latched 情况, i.e., 电源
必须 是 转变 止. 看
图示 11
为 这 输入 图式.
管脚 16 — V 同步 输出:
这 同步 处理器 输出
起作用的-低 V 同步 获得 从 这 起作用的 同步 输入 (管脚 8,
管脚 9 或者 管脚 12). 管脚 16 stays 低 在 这 absence 的 同步 在-
放. 看
图示 4
为 这 输出 图式.
管脚 17 — V cap:
一个 电容 是 连接 从 这个 管脚 至
地面 为 detecting 这 极性 和 existence 的 V 同步 在
管脚 8.
管脚 18 — FLYBACK 在:
输入 管脚 为 阶段 探测器 2. 为
最好的 运作, 这 flyback 顶峰 应当 是 在 least 5V 但是 不
更好 比 V
CC
. 任何 脉冲波 宽度 更好 比 1.5 µs 是 交流-
ceptable. 看
图示 12
为 这 输入 图式.
管脚 19 — H 驱动 输出:
这个 是 一个 打开-集电级 输出
这个 提供 这 驱动 脉冲波 为 这 高 电源 deflection
电路. 这 脉冲波 职责 循环 是 控制 用 管脚 13. 极性
convention: Horizontal deflection 输出 晶体管 是 在
当 H 驱动 输出 是 低. 看
图示 5
为 这 输出 sche-
matic.
管脚 20 — H 驱动 地:
地面 返回 为 H 驱动 输出.
为 最好的 jitter 效能, 这个 管脚 应当 是 保持 独立的
从 这 系统 地面 (管脚 21); 这 各自的 地面
查出 应当 满足 在 一个 单独的 要点, located 作 关闭 作 pos-
sible 至 这 电源 供应 输出.
管脚 21 — 地:
系统 地面. 为 最好的 jitter 效能,
所有 绕过 电容 应当 是 连接 至 这个 管脚 通过
短的 paths.
管脚 22 — V
REF
cap:
这个 是 这 解耦 管脚 为 这 inter-
nal 8.2v 涉及. 它 应当 是 decoupled 至 管脚 26 (re-
转变) 通过 一个 短的 path 和 一个 cap 的 在 least 470 µf.
管脚 23 — 阶段 DET 2 cap:
这 低-通过 过滤 cap 为 这
输出 的 阶段 探测器 2 是 连接 从 这个 管脚 至 管脚
26 (返回) 通过 一个 短的 path.
管脚 24 — H 驱动 阶段:
一个 直流 控制 电压 应用 至
这个 管脚 sets 这 阶段 的 这 flyback 脉冲波 和 遵守 至
这 leading 边缘 的 H 同步. 看
图示 13
为 这 输入 sche-
matic.
管脚 25 — FVC CAP 1:
Primary FVC 过滤 管脚. C
FVC1
是 也
连接 从 这个 管脚 至 管脚 21 (地) 或者 管脚 26 (返回)
通过 一个 短的 path. 这 电压 在 这个 管脚 是 缓冲 至 管脚 27
(fvc 输出).
管脚 26 — 返回:
地面 返回 为 这 解耦 ca-
pacitor 在 管脚 22 (v
REF
cap), 这 过滤 电容 在 管脚 23
(阶段 DET 2 cap) 作 好 作 这 循环 过滤 在 管脚 28 (pd1
输出/vco 在). 这个 管脚 必须 是 分开的 从 地 和 H
驱动 地.
管脚 27 — FVC 输出:
缓冲 输出 的 这
频率-至-电压 转换器, 这个 sets 这 VCO 中心
频率 通过 一个 外部 电阻 至 管脚 28. 小心 应当
是 带去 当 更远 加载 这个 管脚, 自从 在 这 ver-
tical 间隔 它 presents 一个 高 输出 阻抗. 过度的
加载 能 导致 顶-的-screen 阶段 恢复 问题.
看
图示 14
为 这 输出 图式.
管脚 28 — PD1 输出/vco 在:
阶段 探测器 1 有 一个 gated
承担 打气 输出 这个 需要 一个 外部 低-通过 fil-
ter. 为 最好的 jitter 效能, 这 过滤 应当 是 grounded
至 管脚 26 (返回) 通过 一个 短的 path. 如果 一个 电压 源 是
应用 至 这个 管脚, 这 阶段 探测器 是 无能 和 这
VCO 能 是 控制 直接地.
应用 Hints
1. 阶段 控制 为 GEOMETRY 纠正
管脚 24 (h 驱动 阶段) 是 设计 至 控制 静态的 阶段
(picture horizontal 位置), 当 管脚 23 (阶段 DET 2
cap) 控制 动态 阶段 为 geometry 纠正. 和
这 使用 的 两个都 管脚 23 和 24, 完全 控制 的 静态的 和
动态 阶段 能 是 达到. 至 accomplish 这个, 这
低-通过 过滤 cap 在 管脚 23 是 不 连接 至 管脚 26 (re-
转变), 但是 是 连接 instead 至 一个 调节 交流 电压
源. 这 cap 然后 功能 两个都 作 一个 低-通过 过滤 (为
阶段 探测器 2) 和 作 一个 输入 连接 cap (为 这 交流
源).
2. 可编程序的 频率 RAMPING
H 频率 transitions 从 高 至 低 呈现 一个 特定的
问题 为 deflection 输出 stages 没有 电流 限制的.
如果, 在 此类 一个 转变, 这 输出 晶体管 在-时间 在-
creases excessively 在之前 这 B+ 电压 有 decreased 至
它的 最终 水平的, 然后 这 deflection inductor 电流 ramps too
高 和 这 induced flyback 脉冲波 能 超过 这 破裂-
向下 电压, BV
CEX
, 的 这 输出 晶体管. 至 阻止
这个, 这 比率 的 改变 的 这 VCO 频率 必须 是 lim-
ited.
考虑 一个 scanning 模式 转变 在 t
=
0 从 f
1
至 f
2
.
这 VCO 频率 作 一个 函数 的 时间, f
VCO
(t), 是 de-
scribed 用 这 等式,
f
VCO
(t)
≈
f
1
+(f
2
−f
1
) (1 − exp(−t/
τ
)),
在哪里
τ
=
40x10
3
xC
FVC1
.
这 在之上 等式 能 是 使用 至 预言 VCO 行为
在 频率 transitions, 但是 在 实践 这 值 的
C
FVC1
是 大多数 容易地 决定 empirically. 在 一般,
大 值 降低 这 chance 的 exceeding BV
CEX
, 但是
发生 长 PLL 俘获 时间.
3. VIDEO 沉默的
Numerous 设计 需要 video blanking 在 scanning
模式 transitions. 这 LM1292 提供 一个 起作用的-低 脉冲波
在 管脚 4 当 triggered 用 一个 步伐 改变 的 H 同步 fre-
quency 从 f
1
至 f
2
. 这 脉冲波 宽度 是 控制 用 这 时间
constants 设置 向上 通过 电容 C
FVC2
和 C
FVC1
,在
管脚 1 和 25 各自. 为 C
FVC2
≥
3xC
FVC1
, 这 脉冲波
宽度 是 大概:
许多 同步 来源 失败 至 展览 一个 clean 步伐 改变 的 H
同步 频率 在 scanning 模式 transitions. 为 这个
reason, 在 大多数 产品 一个 脉冲波 smoothing 电路 是
需要 在 管脚 4. 典型地 一个 2.2 µF cap 至 地面 是 使用 在
conjunction 和 一个 100 k
Ω
拉-向上 电阻. 看
图示 15
.
这 结果 脉冲波 有 一个 慢 上升 时间 在 这 trailing 边缘,
这个 extends 这 有效的 沉默的 持续时间 slightly.
www.国家的.com 6
: 点此下载
