CY7C1345
3
管脚 描述
tqfp 管脚
号码
名字 i/o 描述
85 ADSC 输入-
同步的
地址 strobe 从 控制, 抽样 在 这 rising 边缘 的 clk. 当 asserted
低, 一个
[15:0]
是 captured 在 这 地址 寄存器. 一个
[1:0]
是 也 承载 在 这 burst
计数器. 当 adsp
和 adsc是 两个都 asserted, 仅有的 adsp是 公认的.
84 ADSP 输入-
同步的
地址 strobe 从 处理器, 抽样 在 这 rising 边缘 的 clk. 当 asserted
低, 一个
[15:0]
是 captured 在 这 地址 寄存器. 一个
[1:0]
是 也 承载 在 这 burst
计数器. 当 adsp
和 adsc是 两个都 asserted, 仅有的 adsp是 公认的. asdp
是 ignored 当 ce
1
是 deasserted 高.
36, 37 一个
[1:0]
输入-
同步的
一个
1
, 一个
0
地址 输入. 这些 输入 喂养 这 在-碎片 burst 计数器 作 这 lsbs 作
好 作 正在 使用 至 进入 一个 particular 记忆 location 在 这 记忆 排列.
49
−
44,
81
–
82,
99
–
100,
32
–
35
一个
[16:2]
输入-
同步的
地址 输入 使用 在 conjunction 和 一个
[1:0]
至 选择 一个 的 这 64k 地址 loca-
tions. 抽样 在 这 rising 边缘 的 这 clk, 如果 ce
1
,
CE
2
,
和 ce
3
是 抽样 起作用的,
和 adsp
或者 adsc是 起作用的 低.
96
–
93 BW
[3:0]
输入-
同步的
字节 写 选择 输入, 起作用的 低. qualified 和 bwe至 conduct 字节 写.
抽样 在 这 rising 边缘. bw
0
控制 dq
[7:0]
和 dp
0
, bw
1
控制 dq
[15:8]
和
DP
1
, bw
2
控制 dq
[23:16]
和 dp
2
, 和 bw
3
控制 dq
[31:24]
和 dp
3
. 看 写
循环 描述 表格 为 更远 详细信息.
83 ADV 输入-
同步的
进步 输入, 使用 至 进步 这 在-碎片 地址 计数器. 当 低 这 内部的
burst 计数器 是 先进的 在 一个 burst sequence. 这 burst sequence 是 选择 使用
这 模式 输入.
87 BWE 输入-
同步的
字节 写 使能 输入, 起作用的 低. 抽样 在 这 rising 边缘 的 clk. 这个 信号
必须 是 asserted 低 至 conduct 一个 字节 写.
88 GW 输入-
同步的
global 写 输入, 起作用的 低. 抽样 在 这 rising 边缘 的 clk. 这个 信号 是
使用 至 conduct 一个 global 写, 独立 的 这 状态 的 bwe
和 bw
[3:0]
. global
写 override 字节 写.
89 CLK 输入-时钟 时钟 输入. 使用 至 俘获 所有 同步的 输入 至 这 设备.
98 CE
1
输入-
同步的
碎片 使能 1 输入, 起作用的 低. 抽样 在 这 rising 边缘 的 clk. 使用 在 con-
接合面 和 ce
2
和 ce
3
至 选择/deselect 这 设备. ce
1
门 adsp.
97 CE
2
输入-
同步的
碎片 使能 2 输入, 起作用的 高. 抽样 在 这 rising 边缘 的 clk. 使用 在 con-
接合面 和 ce
1
和 ce
3
至 选择/deselect 这 设备.
92 CE
3
输入-
同步的
碎片 使能 3 输入, 起作用的 低. 抽样 在 这 rising 边缘 的 clk. 使用 在 con-
接合面 和 ce
1
和 ce
2
至 选择/deselect 这 设备.
86 OE 输入-
异步的
输出 使能, 异步的 输入, 起作用的 低. 控制 这 方向 的 这 i/o pins.
当 低, 这 i/o 管脚 behave 作 输出. 当 deasserted 高, i/o 管脚 是
三-陈述, 和 act 作 输入 数据 管脚.
64 ZZ 输入-
异步的
snooze 输入. 起作用的 高 异步的. 当 高, 这 设备 enters 一个 低-电源
备用物品 模式 在 这个 所有 其它 输入 是 ignored, 但是 这 数据 在 这 记忆 排列
是 maintained.leaving zz floating 或者 nc 将 default 这 设备 在 一个 起作用的 状态.
31 模式 - 模式 输入. 选择 这 burst 顺序 的 这 设备. 系 高 选择 这 interleaved
burst 顺序. 牵引的 低 选择 这 直线的 burst 顺序. 当 left floating 或者 nc, de-
faults 至 interleaved burst 顺序.
30
–
28,
25
–
22,
19
–
18,
13
–
12,
9
–
6, 3
–
1,
80
–
78,
75
–
72,
69
–
68,
63
–
62,
59
–
56,
53
–
51
DQ
[31:0]
,
DP
[3:0]
i/o-
同步的
双向的 数据 i/o 线条. 作 输入, 它们 喂养 在 一个 在-碎片 数据 寄存器 那 是
triggered 用 这 rising 边缘 的 clk. 作 输出, 它们 deliver 这 数据 包含 在 这
记忆 location 指定 用 一个
[16:0]
在 这 previous 时钟 上升 的 这 读 循环.
这 方向 的 这 管脚 是 控制 用 oe
在 conjunction 和 这 内部的 控制
逻辑. 当 oe
是 asserted 低, 这 管脚 behave 作 输出. 当 高, dq
[31:0]
和 dp
[3:0]
是 放置 在 一个 三-状态 情况. 这 输出 是 automatically
三-陈述 当 一个 写 循环 是 发现.
15, 41, 65,
91
V
DD
电源 供应 电源 供应 输入 至 这 核心 的 这 设备. 应当 是 连接 至 3.3v 电源
供应.
: 点此下载
