cy7c4255v/cy7c4265v
cy7c4275v/cy7c4285v
2
函数的 描述
(持续)
这 cy7c4255/65/75/85v 提供 five 状态 管脚. 这些
管脚 是 解码 至 决定 一个 的 five states: empty, al-
大多数 empty, half 全部, almost 全部, 和 全部 (看
Ta bl e 2
). 这
half 全部 标记 shares 这 wxo
管脚. 这个 标记 是 有效的 在 这
保卫-alone 和 宽度-expansion 配置. 在 这 depth
expansion, 这个 管脚 提供 这 expansion 输出 (wxo
) informa-
tion 那 是 使用 至 信号 这 next 先进先出 当 它 将 是 acti-
vated.
这 empty 和 全部 flags 是 同步的, i.e., 它们 改变
状态 相关的 至 也 这 读 时钟 (rclk) 或者 这 写 时钟
(wclk). 当 进去 或者 exiting 这 empty states, 这 标记 是
updated exclusively 用 这 rclk. 这 标记 denoting 全部 states
是 updated exclusively 用 wclk. 这 同步的 标记 archi-
tecture guarantees 那 这 flags 将 仍然是 有效的 从 一个
时钟 循环 至 这 next. 这 almost empty/almost 全部 flags
变为 同步的 如果 这 v
CC
/smode是 系 至 v
SS
. 所有
配置 是 fabricated 使用 一个 先进的 0.35
µ
cmos 技术. 输入 静电释放 保护 是 更好 比
2001v, 和 获得-向上 是 阻止 用 这 使用 的 守卫 rings.
管脚 配置
EF
STQFP
顶 视图
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31
50
32
49
16
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
D
15
Q
15
地
Q
16
Q
17
地
V
CC
RS
OE
LD
REN
RCLK
地
D
17
D
16
PAE
WCLK
WEN
WXI
V
CC
PAF
RXI
FF
XO/hf
RXO
Q
0
Q
1
地
Q
2
Q
3
Q
14
Q
13
地
Q
12
Q
11
V
CC
Q
10
Q
9
地
Q
8
Q
7
Q
6
Q
5
地
Q
4
V
CC
V
CC
/smode
FL/rt
4275V
–
3
CY7C4255V
CY7C4265V
CY7C4275V
CY7C4285V
选择 手册
7c4255/65/75/85v
–
10 7c4255/65/75/85v
–
15 7c4255/65/75/85v
–
25
最大 频率 (mhz) 100 66.7 40
最大 进入 时间 (ns) 8 10 15
最小 循环 时间 (ns) 10 15 25
最小 数据 或者 使能 设置-向上 (ns) 3.5 4 6
最小 数据 或者 使能 支撑 (ns) 0 0 1
最大 标记 延迟 (ns) 8 10 15
起作用的 电源 供应
电流 (i
CC1
) (毫安)
商业的 30 30 30
工业的 35
CY7C4255V CY7C4265V CY7C4275V CY7C4285V
密度 8k x 18 16k x 18 32k x 18 64k x 18
包装 64-管脚 10x10 tqfp 64-管脚 10x10 tqfp 64-管脚 10x10 tqfp 64-管脚 10x10 tqfp
: 点此下载
