ICD2061A
3
寄存器 定义
这 寄存器 文件 组成 的 这 下列的 寄存器 和 它们的
选择 地址:
寄存器 文件
电源-在 重置 和 寄存器 initialization
这 icd2061a 时钟 synthesizer 有 所有 的 它的 寄存器 在 一个
知道 状态 在之上 电源-向上. 这个 是 执行 用 这 pow-
er-在 initialization 电路系统. 三 vga 寄存器 和 这
记忆 时钟 寄存器 是 initialized 为基础 在 这 状态 的 这
init1 和 init0 管脚 在 电源-向上.
在 电源-在, 当 这 供应 电压 rises 在之上 一个 确实
门槛 电压 (典型地 3v, 将 相异 和 温度),
这 部分 recognizes 这 第一 16 rising edges 的 这 涉及
时钟, 使用 它们 作 一个 clocking 信号 为 内部的 状态 毫安-
chines 为 initialization. hence 为 恰当的 initialization 和 pro-
grammability, 这 电源-在 涉及 时钟 脉冲 seen 用
这 icd2061a, 应当 有 作 好的 信号 integrity 和
栏杆-至-栏杆 特性 作 这 时钟 脉冲 seen 下面 sta-
ble working 情况. 这个 是 不 一个 公布 当 使用 一个 crys-
tal 作 涉及.
这 电源-在 重置 函数 运作 transparently 至 这
video subsystem. 它 执行 它的 initialization 函数 和 是
cleared 在之前 这 系统 电源-在 重置 准许 这 sys-
tem 至 begin 它的 激励 处理. 这 init 管脚 必须 ramp 向上 和
V
DD
如果 一个 1 在 也 的 这些 管脚 是 desired. 它们 是 内部
牵引的 向下, 和 所以 将 default 至 0 如果 left unconnected.
这 各种各样的 寄存器 是 initialized 作 跟随 在
表格 2
(所有
发生率 在 mhz).
管脚 summary
名字 号码 描述
s0/clk 1 位 0 (lsb) 的 频率 选择 逻辑, 使用 至 选择 振荡器 发生率. 时钟 输入 在 串行
程序编制 模式. (内部的 拉-向下 准许 非-连接.)
s1/数据 2 位 1 (msb) 的 频率 选择 逻辑, 使用 至 选择 振荡器 发生率. 数据 输入 在 串行
程序编制 模式. (内部的 拉-向下 准许 非-连接.)
AV
DD
3 +5v 至 相似物 核心
OE 4 输出 使能. 三-states 输出 当 牵引的 低. (内部的 pull-up 准许 非 connect.)
地 5 地面
XTALIN
[1]
6 涉及 振荡器 输入 为 所有 阶段-锁 循环 (nominally 从 一个 并行的-resonant 14.31818
mhz 结晶). optionally pc 系统 总线 时钟.
XTALOUT
[1]
7 振荡器 输出 至 一个 涉及 结晶. (管脚 是 非-连接 如果 外部 涉及 振荡器 或者 pc
系统 总线 时钟 信号 是 使用.)
MCLKOUT 8 记忆 时钟 输出
VCLKOUT 9 video 时钟 输出
ERROUT 10 错误 输出: 一个 低 信号 一个 错误 在 串行 程序编制.
FEATCLK 11 外部 时钟 输入 (特性 时钟) (内部的 拉-向上 准许 no-connect.)
INIT0 12 选择 电源-向上 最初的 情况 (lsb) (内部的 拉-向下 准许 no-connect.)
V
DD
13 +5v 至 i/o 环绕
INIT1 14 选择 电源-向上 最初的 情况 (msb) (内部的 拉-向下 准许 no-connect.)
INTCLK 15 选择 这 特性 时钟 外部 时钟 输入 作 vclkout 输出 (内部的 拉-向上 准许
非-连接.)
PWRDWN 16 电源-向下 管脚 (起作用的 低) (内部的 pull-up 准许 no-connect 如果 power-down 运作 不 re-
quired. 看
电源 管理 issues
为 明确的 详细信息 涉及 这 使用 的 这个 管脚.)
便条:
1. 为 最好的 精度, 使用 一个 并行的-resonant 结晶, 假设 c
加载
=17 pf.
表格 1. 寄存器 寻址
[2]
地址 寄存器 用法
000 REG0 video 时钟 寄存器 1
001 REG1 video 时钟 寄存器 2
010 REG2 video 时钟 寄存器 3
011 MREG 记忆 或者 i/o 定时 时钟
100 PWRDWN divisor 为 电源-向下 模式
101 (保留)
110 cntl reg 控制 寄存器
便条:
2. 所有 寄存器 值 是 preserved 在 电源-向下 模式.
表格 2. 寄存器 initialization—rom 选项 1
INIT1 INIT0 MREG REG0 REG1 REG2
0 0 32.500 25.175 28.322 28.322
0 1 40.000 25.175 28.322 28.322
1 0 50.350 40.000 28.322 28.322
1 1 56.644 40.000 50.350 50.350
: 点此下载
