MC74HC139A
http://onsemi.com
4
管脚 描述
地址 输入
A0
一个
, a1
一个
, a0
b
, a1
b
(管脚 2, 3, 14, 13)
地址 输入. 这些 输入, 当 这 各自的 1–of–4
解码器 是 使能, 决定 这个 的 它的 四 active–low
输出 是 选择.
控制 输入
选择
一个
, 选择
b
(管脚 1, 15)
active–low 选择 输入. 为 一个 低 水平的 在 这个 输入, 这
输出 为 那 particular 解码器 follow 这 地址
输入. 一个 高 水平的 在 这个 输入 forces 所有 输出 至 一个 高
水平的.
输出
Y0
一个
– y3
一个
, y0
b
– y3
b
(管脚 4 – 7, 12, 11, 10, 9)
active–low 输出. 这些 输出 假设 一个 低 水平的
当 addressed 和 这 适合的 选择 输入 是 起作用的.
这些 输出 仍然是 高 当 不 addressed 或者 这
适合的 选择 输入 是 inactive.
选择
A0
A1
Y0
Y1
Y2
Y3
expanded 逻辑 图解
(1/2 的 设备)