MC74HC164A
http://onsemi.com
5
管脚 描述
输入
a1, a2 (管脚 1, 2)
串行 数据 输入. 数据 在 这些 输入 决定 这 数据
至 是 entered 在 这 第一 平台 的 这 变换 寄存器. 为 一个
高 水平的 至 是 entered 在 这 变换 寄存器, 两个都 a1 和
a2 输入 必须 是 高, 因此 准许 一个 输入 至 是
使用 作 一个 data–enable 输入. 当 仅有的 一个 串行 输入 是
使用, 这 其它 必须 是 连接 至 v
CC
.
时钟 (管脚 8)
变换 寄存器 时钟. 一个 positive–going 转变 在 这个
管脚 shifts 这 数据 在 各自 平台 至 这 next 平台. 这 变换
寄存器 是 完全地 静态的, 准许 时钟 比率 向下 至
直流 在 一个 持续的 或者 intermittent 模式.
输出
Q
一个
– q
H
(管脚 3, 4, 5, 6, 10, 11, 12, 13)
并行的 变换 寄存器 输出. 这 shifted 数据 是
提交 在 这些 输出 在 真实, 或者 noninverted, 表格.
控制 输入
重置 (管脚 9)
active–low, 异步的 重置 输入. 一个 低 电压
应用 至 这个 输入 resets 所有 内部的 flip–flops 和 sets
输出 q
一个
– q
H
至 这 低 水平的 状态.
切换 波形
t
f
V
CC
地
90%
50%
10%
t
w
t
PLH
t
PHL
时钟
Q
t
TLH
t
THL
图示 1.
重置
t
rec
图示 2.
t
r
1/f
最大值
90%
50%
10%
V
CC
地
V
CC
地
Q
时钟 50%
50%
50%
t
PHL
t
w
a1 或者 a2
图示 3.
V
CC
地
V
CC
地
50%
50%
时钟
t
su
t
h
有效的
*includes 所有 探查 和 jig 电容
C
L
*
测试 要点
设备
下面
测试
输出
图示 4. 测试 电路
: 点此下载
