MC74HC299
high–speed cmos 逻辑 数据
dl129 — rev 6
3–5 MOTOROLA
函数 表格
输入 回馈
模式 重置
模式
选择
输出
使能
时钟
串行
输入
P
一个
/q
一个
P
B
/q
B
P
C
/q
C
P
D
/q
D
P
E
/q
E
P
F
/q
F
P
G
/q
G
P
H
/q
H
Q
一个
′
Q
H
′
模式 重置
S
2
S
1
OE1† OE2†
时钟
D
一个
D
H
P
一个
/q
一个
P
B
/q
B
P
C
/q
C
P
D
/q
D
P
E
/q
E
P
F
/q
F
P
G
/q
G
P
H
/q
H
Q
一个
′
Q
H
′
重置
L X L L L X X X L L L L L L L L L L
L L X L L X X X L L L L L L L L L L
L H H X X X X X Q
一个
通过 q
H
= z L L
变换
正确的
H L H H X D X 变换 正确的: q
一个
通过 q
H
= z; d
一个
³
F
一个
; f
一个
³
F
B
; 等 D Q
G
正确的
H L H X H D X 变换 正确的: q
一个
通过 q
H
= z; d
一个
³
F
一个
; f
一个
³
F
B
; 等 D Q
G
H L H L L D X 变换 正确的: d
一个
³
F
一个
= q
一个
; f
一个
³
F
B
= q
B
; 等 D Q
G
变换
Left
H H L H X X D 变换 left: q
一个
通过 q
H
= z; d
H
³
F
H
; f
H
³
F
G
; 等 Q
B
D
Left
H H L X H X D 变换 left: q
一个
通过 q
H
= z; d
H
³
F
H
; f
H
³
F
G
; 等 Q
B
D
H H L L L X D 变换 left: d
H
³
F
H
= q
H
; f
H
³
F
G
= q
G
; 等 Q
B
D
并行的
加载
H H H X X X X 并行的 加载: p
N
³
F
N
P
一个
P
H
支撑
H L L H X X X X 支撑: q
一个
通过 q
H
= z; f
N
= f
N
P
一个
P
H
H L L X H X X X 支撑: q
一个
通过 q
H
= z; f
N
= f
N
P
一个
P
H
H L L L L X X X 支撑: q
N
= q
N
P
一个
P
H
z = 高 阻抗
d = 数据 在 串行 输入
f = flip–flop (看 逻辑 图解)
†When一个 或者 两个都 输出 控制 是 高 这 第八 输入/输出 terminals 是 无能 至 这 高 阻抗 状态, 不管怎样, sequential
运作或者 clearing 的 这 寄存器 是 不 affected.
管脚 描述
数据 输入
S
一个
(管脚 11)
串行数据 输入 (变换正确的). 数据 在 这个 输入 是 shifted
在 这 变换 寄存器 在 这 rising 边缘 的 时钟 当 s2 是
低 和 s1 是 高 (变换 正确的 模式).
S
H
(管脚 18)
串行数据 输入 (变换 left). 数据 在 这个 输入 是 shifted
在这 变换 寄存器 在 这 rising 边缘 的 时钟 当 s2 是
高 和 s1 是 低 (变换 left 模式).
P
一个
通过 p
H
(管脚 7, 13, 6, 14, 5, 15, 4, 16)
并行的数据 端口 输入. 数据 在 这些 管脚 能 是paral-
lel承载 在 这 变换 寄存器 在这 rising 边缘 的 时钟
当 两个都 s1和 s2 是 高. 为 任何 其它 结合体 的
S1一个nd s2, these pinsserve 一个s the outputs of the shift
寄存器.
控制 输入
时钟 (管脚 12)
时钟输入. 一个 low–to–high 转变 在 这个 管脚 shifts这
数据在 各自 平台 至 这 next 平台 (变换 正确的 或者 left 模式)
或者 负载 这 数据 在 这 并行的 数据 输入 在 这 变换 reg-
ister (并行的 加载 模式).
oe1, oe2 (管脚 2, 3)
Active–low输出 使能. 当两个都 oe1 和 oe2 是
低, 这 输出 q
一个
通过 q
H
是 使能. 当 一个 或者
两个都输出 使能 是 高, 这 输出 是 强迫 至 这
high–impedancestate; however,sequential operation or
clearing 的 这 寄存器 是 不 影响.
重置 (管脚 9)
Active–low重置. 一个 低 在 这个 管脚 resets 所有 stages 的 这
寄存器 至 一个 低 水平的. 这 重置 运作 是 异步的.
s1, s2 (管脚 1, 19)
模式选择 输入. 这 水平 呈现 在 这些 管脚 deter-
mine 这 变换 寄存器’s 模式 的 运作:
s1 = s2 = 低. 支撑.
s1 = 低, s2 高. 变换 left.
s1 = 高, s2 低. 变换 正确的.
s1 = s2 = 高. 并行的 加载.
输出
Q
一个
′
, q
H
′
(管脚 8, 17)
串行数据 输出. 这些 是 这 输出 的 这 第一 和
laststages 的 这 变换 寄存器, 各自. 这些 输出
是不 3–state 输出 和 有标准 驱动 能力.
Q
一个
通过 q
H
(管脚 7, 13, 6, 14, 5, 15, 4, 16)
并行的数据 端口 输出. shifted 数据 是 呈现 在 这些
管脚 当 oe1 和 oe2 是 低. 为 所有 其它 结合体
的oe1 和 oe2 这些输出 是 在 这 high–impedance
状态.
: 点此下载
