写 定时 波形 (2)
(
OE
低 fixed)
注释: 1. 一个 写 occurs 在 这 overlap 的 一个 低
CS1
, 一个 高 cs2, 和 一个 低
我们
. 一个 写 begins 在 这
最新的 转变 among
CS1
going 低, cs2 going 高, 和
我们
going 低. 一个 写 ends 在 这
earliest 转变 among
CS1
going 高, cs2 going 低, 和
我们
going 高. t
WP
是 量过的
从 这 beginning 的 写 至 这 终止 的 写.
2. t
CW
是 量过的 从 这 后来的 的
CS1
going 低 或者 cs2 going 高 至 这 终止 的 写.
3. t
作
是 量过的 从 这 地址 有效的 至 这 beginning 的 写.
4. t
WR
是 量过的 从 这 earliest 的
CS1
或者
我们
going 高 或者 cs2 going 低 至 这 终止 的 写
循环.
5. 在 这个 时期, i/o 管脚 是 在 这 输出 状态; 因此, 这 输入 信号 的 这 opposite
阶段 至 这 输出 必须 不 是 应用.
6. 如果 这
CS1
变得 低 同时发生地 和
我们
going 低 或者 之后 这
我们
going 低, 这 输出
仍然是 在 一个 高 阻抗 状态.
7. dout 是 这 一样 阶段 的 这 最新的 写 数据 在 这个 写 循环.
8. dout 是 这 读 数据 的 next 地址.
9. 如果
CS1
是 低 和 cs2 高 在 这个 时期, i/o 管脚 是 在 这 输出 状态. 因此, 这
输入 信号 的 opposite 阶段 至 这 输出 必须 不 是 应用 至 它们.
10. 这个 参数 是 抽样 和 不 100% 测试.
11. 在 这 写 循环 和
OE
低 fixed, t
WP
必须 satisfy 这 下列的 等式 至 避免 一个 问题 的
11
hm628128a 序列
地址
CS1
我们
Dout
Din
t
WC
t
CW
t
WR
t
AW
t
WP
t
作
t
WHZ
t
OW
t
OH
t
DW
t
DH
*9
*7
*8
*5
*1 *11
*6
*4
地址 有效的
数据 有效的
CS2
*2
*3
高 阻抗
: 点此下载
