首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1070150
 
资料名称:SN74LS163AN
 
文件大小: 132973K
   
说明
 
介绍:
LOW POWER SCHOTTKY
 
 


: 点此下载
  浏览型号SN74LS163AN的Datasheet PDF文件第1页
1
浏览型号SN74LS163AN的Datasheet PDF文件第2页
2

3
浏览型号SN74LS163AN的Datasheet PDF文件第4页
4
浏览型号SN74LS163AN的Datasheet PDF文件第5页
5
浏览型号SN74LS163AN的Datasheet PDF文件第6页
6
浏览型号SN74LS163AN的Datasheet PDF文件第7页
7
浏览型号SN74LS163AN的Datasheet PDF文件第8页
8
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
sn74ls161a sn74ls163a
http://onsemi.com
3
LS161A
LS163A
0123
4
5
6
7
891011
12
13
14
15
计数 使能 = cep
CET
PE
tc 为 ls161a &放大; ls163a = cet
Q
0
Q
1
Q
2
Q
3
preset = pe
cp + (rising 时钟 边缘)
重置 = mr
(ls161a)
重置 = sr
cp + (rising 时钟 边缘)
重置 =(ls163a)
状态 图解
逻辑 equations
函数的 描述
这 ls161a/163a 是 4-位 同步的 counters 和
一个 同步的 并行的 使能 (加载) 特性. 这 counters
组成 的 四 边缘-triggered d flip-flops 和 这
适合的 数据 routing 网络 feeding 这 d 输入. 所有
改变 的 这 q 输出 (除了 预定的 至 这 异步的
主控 重置 在 这 ls161a) 出现 作 一个 结果 的, 和
同步的 和, 这 低 至 高 转变 的 这 时钟
输入 (cp). 作 长 作 这 设置-向上 时间 (所需的)东西 是 符合,
那里 是 非 特定的 定时 或者 activity constraints 在 任何 的
这 模式 控制 或者 数据 输入.
三 控制 输入 — 并行的 使能 (pe
), 计数
使能 并行的 (cep) 和 计数 使能 trickle (cet) —
选择 这 模式 的 运作 作 显示 在 这 tables 在下.
这 计数 模式 是 使能 当 这 cep, cet, 和 pe
输入 是 高. 当 这 pe是 低, 这 counters 将
synchronously 加载 这 数据 从 这 并行的 输入 在 这
flip-flops 在 这 低 至 高 转变 的 这 时钟.
也 这 cep 或者 cet 能 是 使用 至 inhibit 这 计数
sequence. 和 这 pe
使保持 高, 一个 低 在 也 这 cep
或者 cet 输入 在 least 一个 设置-向上 时间 较早的 至 这 低 至
高 时钟 转变 将 导致 这 存在 输出 states
至 是 retained. 这 和 特性 的 这 二 计数 使能
输入 (cet
cep) 准许 同步的 cascading 没有
外部 gating 和 没有 延迟 accumulation 在 任何
实际的 号码 的 位 或者 digits.
这 终端 计数 (tc) 输出 是 高 当 这 计数
使能 trickle (cet) 输入 是 高 当 这 计数器 是 在
它的 最大 计数 状态 (hllh 为 这 bcd counters,
hhhh 为 这 二进制的 counters). 便条 那 tc 是 全部地
解码 和 将, 因此, 是 高 仅有的 为 一个 计数
状态.
这 ls161a 和 ls163a 计数 modulo 16 下列的 一个
二进制的 sequence. 它们 发生 一个 tc 当 这 cet 输入 是
高 当 这 计数器 是 在 状态 15 (hhhh). 从 这个
状态 它们 increment 至 状态 0 (llll).
这 主控 重置 (mr
) 的 这 ls161a 是 异步的.
当 这 mr
是 低, 它 overrides 所有 其它 输入 情况
和 sets 这 输出 低. 这 mr管脚 应当 从不 是 left
打开. 如果 不 使用, 这 mr管脚 应当 是 系 通过 一个
电阻 至 v
CC
, 或者 至 一个 门 输出 这个 是 permanently 设置
至 一个 高 逻辑 水平的.
这 起作用的 低 同步的 重置 (sr
) 输入 的 这
ls163a acts 作 一个 边缘-triggered 控制 输入, overriding
cet, cep 和 pe, 和 resetting 这 四 计数器 flip-flops
在 这 低 至 高 转变 的 这 时钟. 这个 使简化
这 设计 从 race-自由 逻辑 控制 重置 电路, e.g.,
至 重置 这 计数器 synchronously 之后 reaching 一个
predetermined 值.
模式 选择 表格
*SR PE CET CEP action 在 这 rising 时钟 边缘 ( )
L X X X 重置 (clear)
H L X X 加载 (p
n
Q
n
)
H H H H 计数 (increment)
H H L X 非 改变 (支撑)
H H X L 非 改变 (支撑)
*for 这 ls163a 仅有的.
h = 高 电压 水平的
l = 低 电压 水平的
x = don’t 小心
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com